프로필 이미지
조회 169

   제 10차 전력수급기본계획에 따라 2036년 국내 서남해 지역인 전북 서남권에 2.4GW, 전남 신안에 8.2GW의 대규모 해상풍력단지가 조성될 계획이다. 해상풍력 연계 시 발전 변동성에 의해 단락비가 낮아지고, 전압 및 주파수가 불안정해지고, 계통의 불안정성이 증가하는 문제가 발생하게 된다. 부하와 발전기로 이루어진 기존 계통망은 전압과 주파수가 일정하게 유지되고 있는데 해상풍력단지가 기존 계통망과 연계 시 전압과 주파수가 불안정해지게 된다. 전압이 불안정해지는 부분은 STATCOM을 통해 주파수가 불안정해지는 부분은 ESS를 통해 해결가능하지만 STATCOM과 ESS를 합쳐놓은 E-STATCOM을 통해 위의 문제를 모두 해결 가능하다. 따라서, 해상풍력 연계 시 계통 안정화를 위해 E-STATCOM 모델 개발 및 검증이 필요로 하며 이에 대한 영향 평가를 위해 제 10차 DB기반의 해상풍력 연계 계통 모델링을 PSCAD로 진행하였다.

   그림 1은 제안하는 E-STATCOM EMT 해석 모델이다. MMC STATCOM, DC/DC 컨버터, ESS로 구성된다.

 

그림 1. E-STATCOM EMT analysis model.


   그림 2는 E-STATCOM의 제어 블록도를 나타내고 있다. E-STATCOM은 MMC STATCOM 제어부와 ESS 및 DC/DC 컨버터 제어부로 구성되어있다. MMC STATCOM 제어부는 AC 계통 전압 제어, DC단 계통 전압 제어, 전류 제어, 순환전류 제어, PLL 제어로 구성되어 있으며 ESS 및 DC/DC 컨버터 제어부는 주파수 피드백 제어와 유효전력 및 전류 제어로 이루어진 이중제어구조로 구성되어 있다. 


그림 2. MMC STATCOM, ESS, and DC/DC converter control block diagram.


   그림 3은 연계 모선 별 E-STATCOM의 연결 전 후의 결과를 보여준다. 그림 3-(a)는 전압 측면에서의 결과를 보여주며 그림 3-(b)는 주파수 측면에서의 결과를 보여준다.


그림 3. Each linked bus before and after E-STATCOM connection

(a) Voltage. (b) Frequency.


   그림 4는 부하 연결 시 보상 유효전력량에 따른 E-STATCOM의 연결 전 후의 결과를 보여준다. 그림 4-(a)는 전압 측면에서의 결과를 보여주며 그림 4-(b)는 주파수 측면에서의 결과를 보여준다.


그림 4. Fluctuation according to compensated active power of E-STATCOM at load connection.

(a) Voltage. (b) Frequency.


   그림 5는 발전량에 따른 E-STATCOM의 연결 전 후의 결과를 보여준다. 그림 5-(a)는 전압 측면에서의 결과를 보여주며 그림 5-(b)는 주파수 측면에서의 결과를 보여준다. 위의 영향 평가 방법에 대한 방법론을 통해 E-STATCOM 이용에 대한 가이드를 제시하며 E-STATCOM을 통한 계통의 안정적인 운영을 달성하였다.


그림 5. Change before and after E-STATCOM connecion according to power generation.

(a) Voltage. (b) Frequency.


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.



프로필 이미지
조회 155

   최근 전력변환장치의 고효율화, 고밀도화로 인하여 스위칭 주파수가 점점 증가하고 있으며 이로 인한 EMI (Electromagnetic Interference) 전도 노이즈 문제가 심각해지고 있다. 일반적으로 EMI 전도 노이즈를 저감하기 위한 보편적인 방법은 EMI 필터의 적용이다. 그러나, 이러한 EMI 필터는 반복적인 실험 및 사양의 수정을 통해 설계 과정의 마지막 단계에서 최적화된다. 따라서, 이로 인한 비용 및 시간의 증가를 막기 위해서는 설계 과정의 초기 단계에서부터 전력변환장치의 EMI 전도 노이즈 특성을 해석하여 EMI 성능을 사전에 예측하는 방법이 필요하다. 한편, 이러한 EMI 필터의 크기가 전력밀도에 영향을 미치기 때문에 EMI 필터 없이 공통모드 노이즈를 저감하기 위한 다양한 방법들이 연구되고 있다.

   표 1은 EMI 전도 노이즈를 해석하기 위한 수치 해석 기법인 유한 요소 기법 (FEM)과 부분요소 등가회로 (PEEC) 기법의 비교를 보여준다. FEM은 해석 정확도가 높지만 해석 시간이 오래 걸리고 Field 해석이기 때문에 시간영역 시뮬레이션에서는 해석이 불가능하다. 반면, PEEC 기법은 1GHz 이상에서는 해석 정확도가 떨어지지만 해석 시간이 짧고 Circuit 해석이기 때문에 시간영역 시뮬레이션에서 해석이 가능하다. 따라서, 150kHz에서 30MHz까지 시간 영역 시뮬레이션을 이용해 EMI 전도 노이즈를 해석하는 데엔  PEEC 기법을 사용하는 것이 더욱 효율적이다.

 

표 1

 Numerical Analysis Techniques



   그림 1은 EMI 전도 노이즈 해석을 위한 PEEC 기반 Semi-Bridgeless PFC의 EMI 해석 모델 구축의 순서도이다. 제안하는 순서도는 총 6단계로 구성되며 PEEC 기법을 사용해 Semi-Bridgeless PFC의 실제 실험 환경과 기생성분과 관련된 요소를 고려한다.



그림 1. EMI analysis model construction flowchart.


   그림 2는 EMI 해석 모델 구축의 순서에 따라 구축된 통합 시뮬레이션 모델을 보여준다.



그림 2. Semi-bridgeless PFC integrated simulation model.


   이러한 통합 시뮬레이션 모델은 CrM 제어의 주파수를 낮춰 주파수를 전반적으로 성형한 제어 기법인 FSM (Frequency Shaping Method) 제어를 한다. 그림 3은 FSM 제어를 위한 전압제어기와 전류제어기의 구성을 보여준다. FSM 제어기법의 구현을 위해 Closed loop 회로 구성을 적용하였다.



그림 3. Simulation controller. (a) Voltage controller. (b) Current controller.


   그림 4는 EMI 해석 결과이다. 실제 측정한 EMI 전도 노이즈 Peak 값과 통합 시뮬레이션 모델의 EMI 전도 노이즈 Peak 값의 추이가 유사하고 150kHz – 30MHz 전 대역에서 Peak 값 기준 79% 이상의 정확도를 확보함에 따라 실측과 시뮬레이션 간 좋은 상관관계가 도출된 것을 확인할 수 있다.



그림 4. EMI conduction noise results between measurement and simulation.


   그림 5-(a)는 공통모드 노이즈 저감의 예로 추가적인 EMI 필터의 크기 증가 없이 공통모드 노이즈를 저감할 수 있는 Inverse coupling inductor model의 모습을 보여준다. 그림 5-(b)는 Inverse coupling inductor model을 등가회로 변환한 결과를 보여주며  그림 5-(c)는 그림 5-(b)를 Y-delta 네트워크 변환한 결과를 보여준다. Y-delta 네트워크 변환을 통해 π 네트워크 회로를 얻을 수 있다.



그림 5. (a) Inverse coupling inductor model.

(b) Inverse coupling inductor model equivalent circuit.

(c) Inverse coupling inductor model π network circuit.


   그림 6은 Semi-Bridgeless PFC를 공통모드 노이즈 단순화 모델로 구축한 후 Inverse coupling inductor 모델의 π 네트워크 회로를 적용한 모습을 보여준다. 이때, π 네트워크 회로의 오른쪽 Leg의 음의 커패시터와 커패시터 CS1 (CS2)이 병렬이 된다. 따라서, 두 커패시터의 정전용량이 같다면 커패시터의 효과가 상쇄될 수 있다. 이때, CS1 (CS2)은 스위치와 방열판 사이의 기생 커패시터이기 때문에 공통모드 노이즈의 경로를 유발하며 이러한 커패시터의 효과를 상쇄한다면 공통모드 노이즈를 저감할 수 있다.



그림 6. Inverse coupling inductor model application.


   그림 7은 공통모드 노이즈 저감을 검증하기 위해 그림 2의 Semi-Bridgeless PFC의 통합 시뮬레이션 모델에 Inverse coupling inductor model를 적용한 결과를 보여준다. Inverse coupling inductor 모델을 적용했을 때 4MHz 부근을 제외한 전반적인 대역에서 공통모드 노이즈의 저감이 확인됐으며 특히, 30MHz 부근의 고주파 대역에서는 공통모드 노이즈가 최대 20dBμV 감소하는 것을 확인하였다. 



그림 7. Performance verification results of common-mode noise reduction techniques.


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.



  • 웨비나 링크     -    https://youtu.be/xaa78EZlQ0k
  • 관련 논문         -   
  • 기술 문의         -   Tel +82-2-2220-2897  Email rykim@hanyang.ac.kr
프로필 이미지
조회 713

    현대 전력전자 산업에서는 DC-DC 컨버터가 다양한 분야에 적용되고 있다. 이 중LLC 공진형 컨버터는 영-전압 스위칭 (ZVS), 영-전류 스위칭 (ZCS)를 통해 높은 효율을 달성할 수 있다. LLC 공진형 컨버터에서 변압기는 입력과 출력사이의 절연, 공진 네트워크를 통한 높은 승압비를 달성할 수 있지만 입력전류의 크기, 많은 턴 수, 손실 등의 이유로 컨버터의 구성요소 중 가장 큰 부피를 차지한다. 이러한 컨버터의 고밀도화를 달성하기 위해서는 변압기의 최적설계가 필요하다.

   그림 1-(a)는 기존 자기등가 모델은 자속의 이동경로를 직각으로 고려해 인덕턴스 예측의 정확하지 않다는 단점을 가진다. 그림 1-(b)는 유한요소해석 시뮬레이션을 통한 자속의 이동경로를 보여준다. 코너 부분에서의 실제 자속의 이동경로를 고려하면 더 정확한 인덕턴스 예측이 가능하다. 그림 1-(b)는 곡선화된 자속의 이동경로를 반영한 향상된 자기등가 모델을 보여준다.

 

그림 1. (a) Conventional magnetic flux path model.
(b) Actual magnetic flux path using FEA simulation. (c) Actual magnetic flux path model. 


   프린징 효과는 코어의 유효 단면적을 증가시켜 인덕턴스 예측 정확성을 저하시키는 주요 원인으로 이를 고려하는 것은 중요하다. 그림 2는 프린징 효과를 고려하기 위한 해석 모델을 보여준다. 


그림 2. Fringing effect flux path model in EE core. 


   그림 3은 실제 자속의 이동경로와 프린징 효과를 고려한 향상된 자기등가 모델을 보여준다. 이를 이용해 인덕턴스 예측의 정확도를 향상시킬 수 있다.



그림 3. Magnetic equivalent model considering actual magnetic flux and fringing effect.


   그림 4는 제안한 자기등가 모델의 정확한 인덕턴스 예측의 유효성 검증을 위해 기존 방법과 제안하는 방법을 실제 측정값과 비교한 결과를 보여준다. 그림 4-(a)는 공극 0.6mm에서 인덕턴스 측정 결과를 보여주며 그림 4-(b)는 공극 0.8mm에서 인덕턴스 측정 결과를 보여줍니다. 공극 0.6mm에서 평균 오차율 21.33%에서 7.88%로 감소하였고, 공극 0.8mm에서 평균 오차율 27.04%에서 9.58%로 감소하였다. 이를 통해 향상된 인덕턴스 예측 정확성을 확인하였다.



그림 4. Magnetizing inductance value according to the primary turn ratio and air gap. 

(a) air gap = 0.6 mm. (b) air gap = 0.8 mm.


   그림 5는 제안하는 변압기 최적 설계 기법 Flowchart이다. 제안하는 Flowchart는 총 8단계로 구성되며 변압기 부피, 손실, 자속 포화 등 효율과 전력밀도, 신뢰성과 관련된 요소를 고려한다.


그림 5. Flowchart for proposed optimal transformer design technique.


그림 6은 제안하는 변압기 최적설계 기법을 적용한 결과이다. 최적 설계점이 모여 있는 Pareto-front를 얻어내는데 약 10,000개의 평가를 진행하였고, 시간은 20초 정도 소요된다. 이를 통해 최적 설계점을 빠른 시간 안에 얻을 수 있음을 확인하였다.


그림 6. Result of proposed optimal transformer design technique.


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.



  • 웨비나 링크     -   https://youtu.be/6X2kMazeLT0
  • 관련 논문         -   
  • 기술 문의         -   Tel +82-2-2220-2897  Email rykim@hanyang.ac.kr
프로필 이미지
조회 553

   Silicon carbide (SiC) 및 gallium nitride (GaN)과 같은 wide bandgap (WBG) 전력 반도체의 높은 임계 전계에 따른 낮은 도통 저항, 빠른 스위칭 장점은 전력변환장치의 높은 효율과 우수한 전력밀도의 구현을 가능케 하고 있다.그러나 WBG 전력 반도체는 Si 전력 반도체와 비교하여 짧은 short-circuit withstand time (SCWT)을 갖기 때문에 단락 보호에 어려움을 겪고 있다. SiC 전력 반도체의 SCWT는 보통 수 μs이며, GaN 전력 반도체는 수백 ns의 짧은 SCWT을 갖는다. 따라서 WBG 전력 반도체가 다양한 전력변환 응용분야에서 신뢰성을 확보하기 위해서는 빠른 단락 보호가 중요하다.


그림 1. Proposed gate-voltage-driven desaturation short-circuit protection circuit.


   그림 1은 discrete 소자에 적용된 제안한 게이트 전압 구동형 desaturation 단락 보호 회로를 나타낸다. 제안한 단락 보호 회로는 3개의 저항 (R1, R2, R3), 3개의 다이오드 (D1, D2, D3), 커패시터 C1 그리고 비교기로 구성된다. 회로 단락이 발생하여 드레인 전류가 증가하면 드레인-소스 전압이 또한 증가하게 되는데, 이때 보호 회로의 측정 전압 vs이 기준 전압 V*를 초과하게 되면 회로 단락이 검출된다.


                                                            (a)                                                                                                      (b)

그림 2. Key waveform of proposed protection circuit during switching transients (a) turn-off transient. (b) turn-on transient.


   그림 2는 스위칭 과도 상태에서 제안한 단락 보호 회로의 동작을 보여준다. Turn-on 과도상태에서 드레인-소스 전압의 방전 이후 발생하는 ringing은 보호 회로의 측정 전압에 oscillation을 유발하며, turn-off 과도상태에선 드레인-소스 전압의 dv/dt가 측정 전압에 전압 상승을 유발한다. 그러나 제안한 회로의 D2는 C1의 방전 경로를 제공함과 동시에 turn-off 스위칭 노이즈에 대해 bypass를 제공한다. R3는 WBG 전력 반도체의 빠른 스위칭 속도에 의한 노이즈와 보호 회로의 vs를 decoupling시킴으로써 스위칭 노이즈 내성을 향상시킨다.


                                    그림 3. Theoretical analysis of noise immunity under different parameter values.


   그림 3은 제안한 보호 회로의 파라미터에 따른 노이즈 내성(NSM)과 응답 속도(t)의 관계를 보여주며,  R3는 단락 보호 회로가 동일한 응답 속도에서 더 높은 스위칭 노이즈 내성을 갖도록 한다.


                                                      (a)                                                                                                             (b)

그림 4. Experimental waveforms of double pulse test. (a) turn-off transient. (b) turn-on transient.


   그림 4는 스위칭 과도 상태에서 단락 보호 회로의 실험 파형을 보여준다. 과도 상태에서 드레인-소스 전압에 큰 dv/dt와 ringing이 발생하지만 보호 회로의 측정 전압은 거의 영향을 받지 않으며 강한 노이즈 내성을 보여준다.


그림 5. Experimental waveforms of the short-circuit test under 400 V dc voltage


   그림 5는 단락 보호 실험 파형을 보여준다. 제안한 보호 회로는 회로 단락이 발생하였을 때 91 ns 안에 단락을 차단하였다. 즉, 제안한 단락 보호 회로는 WBG 전력 반도체의 스위칭 노이즈에 대한 강인한 내성과 동시에 빠른 단락 보호 속도를 갖는다.  


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.

본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.


   Silicon carbide (SiC) 전력반도체는 물성적 우수성으로 인해 Silicon (Si) 전력반도체에 비해 높은 임계전압, 낮은 도통 저항, 빠른 스위칭 속도 등 다양한 장점을 보이며, 이로 인해 고효율과 높은 전력 밀도를 가진 전력 변환 장치 개발을 용이하게 한다.

   일반적으로 스위치 소자의 병렬 구동 시 문턱전압, On-resistance의 불일치와 같은 반도체의 고유 특성 차이, 게이트 드라이브 신호의 동기화에 따른 차이, di/dt, dv/dt의 불균형, 열 비대칭성에 의한 영향, 게이트 루프, 파워 루프의 레이아웃의 비대칭성 등으로 인해 전류 불균형이 발생한다.

   그 중 SiC 전력 반도체를 사용한 병렬 구동은 작은 입력, 출력 커패시턴스를 가지는 소자의 고유 특성으로 인해 Si 전력 반도체와 비교하여 기생 인덕턴스에 의해 야기되는 영향이 지배적이며, 이러한 특성을 가진 SiC 전력 반도체를 가지고 병렬 구동을 할 경우에는 게이트 루프 및 파워 루프를 대칭적으로 가져가는 것이 전류 불균형의 영향을 최소화 시킬 수 있다.


그림 1. Proposed switching module system architecture diagram


   그림 1은 제안하는 대칭적인 게이트 루프 및 파워 루프를 가지는 병렬 하프 브릿지 스위칭 모듈(Power Cell)의 입력, 출력 장치에 대한 전체적인 구조와 논리 관계들에 대해 보여준다. 상단 및 하단 병렬 스위치(Q1~Q4)의 스위칭 동작은 Connector1과 Connector2를 통해 들어오는 약전원과 PWM 신호를 통해 이루어진다.


그림 2. Proposed two parallel half-bridge switching power module


   그림 2는 WBG 소자의 병렬 구동 성능 향상을 위해 파워 루프와 게이트 루프에서 발생하는 기생 인덕턴스를 최소화하면서 대칭성을 가져간 방열 일체형 스위칭 모듈의 전체적인 배치 구조를 보여준다. 상단 병렬 스위치 Q1, Q2는 일직선 상에 위치하되 각 병렬 스위치 간의 게이트 거리를 최소화하기 위해 180도 반전되는 구조를 가진다. 하단 및 상단 병렬 스위치 간에는 파워 루프에서의 기생 인덕턴스를 최소화하기 위해 수평으로 배치하는 구조를 채택하고, 디커플링 커패시터(C5~C10)를 상단 및 하단 병렬 스위치 사이에 위치시킴으로 파워 루프의 대칭성을 만족하였다. 


그림 3. Developed switching module, (a) top layer, (b) bottom layer


   그림 3은 개발한 스위칭 모듈의 PCB top view, bottom view를 보여주며 상단 병렬 스위치, 하단 병렬 스위치, 게이트 드라이버 IC, 다중 입력 커패시터의 위치가 제안한 구조적 기법에 따라 상장 된 것을 볼 수 있다. 


그림 4. 7.5kW LLC Resonant converter experiment set (a) converter, (b) experiment set


   그림 4는 제안한 구조적 기법의 배치를 적용하여 개발한 스위칭 모듈의 병렬 스위치에 대한 성능을 검증하기 위해 LLC 공진형 컨버터에 적용한 실험 환경을 보여주며, 그림 4. (a)는 개발한 스위칭 모듈과 인덕터, 커패시터 네트워크 그리고 변압기를 포함한 LLC 공진형 컨버터의 모습을 보여주고, 그림 4. (b)는 제어보드와 소스, 부하 그리고 오실로스코프가 포함된 실험 환경을 보여준다.


그림 5. Vgs, Vds, Id waveform of parallel SiC MOSFETs


   그림 5는 LLC 공진형 컨버터에 적용한 정상상태 측정 파형을 보여주며, 병렬 스위치의 rms 전류가 9.2A, 9.3A인 것을 확인 할 수 있으며 약 0.1% 정도의 전류 불균형이 발생하는 것을 확인 할 수 있다.  


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.

본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.






   LLC 공진형 컨버터는 고효율, 고밀도로 설계되어야 하며 특히 입-출력 사이의 절연 및 전압 변환의 역할을 하는 변압기의 부피와 손실을 줄이는 것이 중요하다. 높은 전력 밀도를 달성하기 위해 평면형 코어를 사용할 경우 제한된 창 면적 내에서 권선 배치에 따라 기생 성분들의 크기 및 변압기 손실이 크게 달라지기 때문에 여러 고려 사항에 대한 해석을 필요로 한다.

   고전류 입력 조건 및 큰 자화 인덕턴스를 가지는 변압기는 자성체의 권선 굵기 및 turn 수가 증가함에 따라 더 넓은 창 면적을 가지는 코어를 선정하게 되는데, 이 경우 변압기의 전체 부피가 증가한다. 따라서 높은 전력 밀도를 달성하기 위해서는 변압기 창 면적의 효율적인 이용이 필수적이다. 특히 변압기에 평면형 코어를 적용하면 창 공간의 높이가 일반적인 변압기보다 낮으므로 권선의 선정 및 배치의 중요성이 더욱 강조된다.

 

그림 1. Transformer manufacturing form according to winding method.
(a) PCB winding method. (b) Wire winding method. (c) proposed winding method. 


   그림 1은 평면형 변압기 제작 시 적용 가능한 권선 형태에 따른 모습을 나타낸다.  그림 1. (a)의 PCB 권선법은 복잡한 권선 형태라도 일정하게 형성하는 것이 가능하고 인터리빙이 용이하며 조립성이 뛰어나다는 장점을 가지지만 낮은 창 이용률로 인해 고전류 동작에는 적합하지 않다는 단점을 가진다. 반대로 그림 1. (b)와 같은 형태의 litz wire를 이용한 wire 권선법은 고전류 및 고주파수 동작에 적합하다는 장점을 가지지만 권선의 제한된 곡률 반경으로 인해 복잡한 형태의 권선법을 구현하는 것이 어렵고 권선 병렬 배치 시에는 순환 전류 손실을 고려해야 한다. 따라서 고전류 입력의 평면형 변압기를 제작하는 경우, litz wire를 사용하여 전류 밀도를 낮추면서도 인터리빙 구조의 구현이 용이한 권선 형태를 가질 수 있도록 한다면 PCB 권선법의 장점과 wire 권선법의 장점을 변압기에 모두 적용할 수 있게 된다. 그림 1. (c)는 이를 위한 권선법의 형태로 적층형 보빈을 이용한다. 보빈에 litz wire를 감아 적층하는 방식이기 때문에 고전류 동작에 적합함과 동시에 인터리빙 구조를 쉽게 구현할 수 있다. 


그림 2. (a) 3D model of serpentine winding. (b) 3d model of stacked bobbin  for serpentine winding 


   높이가 낮고 면적이 넓은 평면형 변압기는 구조적으로 큰 기생 커패시턴스를 가진다. 변압기 내부의 기생 커패시턴스는 인덕턴스와 공진하여 노이즈를 발생시키고 이는 컨버터 전체 효율에 악영향을 끼친다. 그림 2는 기생 커패시터스 저감을 위해 제안하는 서펜타인 권선법의 권선 구조와 보빈 형태이다. 서펜타인 권선법은 litz wire를 사용하여 적층형 보빈의 상-하단 층을 번갈아 이월하는 동시에 코어와 수평 방향으로 권선이 진행된다. 이는 인접한 권선 간의 전위 차를 최소화하여 기생 커패시턴스에 저장되는 용량성 에너지를 줄인다.  또한 완성된 권선 구조는 기존의 일반적인 권선법과 비교하여 추가적인 면적이 필요하지 않기 때문에 변압기의 전력 밀도가 희생되지 않는다.


그림 3. (a) Potential distribution of the proposed serpentine winding method.

(b) Potential difference between layers of the serpentine winding method.


   그림 3은 서펜타인 권선법의 층 별 전위 분포 및 층 간의 전위 차이를 나타낸다. 턴의 진행 방향이 수직 이동과 수평 이동을 반복하기 때문에 상단과 하단 층의 전위가 동일하게 증가한다. 이는 층 간 전위 차가 인가 전압을 턴 수로 나눈 만큼 줄어들게 한다.


그림 4. Comparison of capacitive energy distribution according to the winding method. 

(a) U-type winding method. (b) Serpentine winding method


   그림 4는 U-type 권선법과 서펜타인 권선법의 창면적 내 에너지 분포를 FEA 시뮬레이션을 통해 확인한 결과이다. 1차측은 단층의 수평 나선 구조를 가지고 2차측은 많은 턴 수로 인해 2층으로 구성하였다. 1차측과 2차측 모두 보빈을 2병렬로 구성하였으며 인터리빙을 위해 S-P-P-S 순서로 적층하였다. 그림 4. (a)는 U-type 권선법의 에너지 분포를, 그림 4. (b)는 서펜타인 권선법의 에너지 분포를 보여준다. 서펜타인 권선법을 적용하였을 때 U-type 권선법보다 층 간 에너지 분포가 적은 것을 확인할 수 있다. 이를 통해 서펜타인 권선법의 기생 커패시턴스 저감 효과를 확인하였다.


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.

본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다. 


    현대 전력전자 산업에서는 전력반도체 스위치를 사용한 DC-DC 컨버터의 고밀도화가 요구된다. 이러한 컨버터의 고밀도화는 스위칭 주파수 증가를 통해 수동 소자 크기의 감소시킴으로써 달성할 수 있다. 그러나 스위칭 주파수를 증가함에 따라 스위칭 손실도 함께 증가하는 문제점을 가진다.

    전 부하 영역에서 소프트 스위칭이 달성되는 그림 1의 LLC 공진형 하프 브리지 컨버터는 스위칭 주파수의 증가시킴에도 손실 증가가 최소화될 수 있는 장점을 가진다. 이러한 장점으로 최근 전기 자동차, LED 드라이버 등과 같이 고효율과 고밀도를 요구되는 응용 분야에 널리 사용되고 있다.

그림 1. Half-Bridge LLC resonant converter topology.


    이러한 LLC 공진형 컨버터의 장점을 극대화하기 위해서는 설계 정확도를 향상시키는 것이 중요하며, 이를 위해 LLC 공진형 컨버터의 정확한 동작 및 손실 분석이 선행되어야 한다. 이에 지금까지 LLC 공진형 컨버터의 정확한 동작 및 손실 분석을 위한 다양한 분석 기법이 연구되어 왔다.

    Time-Domain Analysis 기법은 그림 2와 같이 서로 다른 세 가지 형태의 등가 회로에 따라 상태 방정식을 도출하고 이러한 방정식에 기초하여 회로 전압 및 전류를 정확도 높게 추정할 수 있다.


              (a)                                                                       (b)                                                                 (c)

그림 2. LLC resonant converter equivalent circuit. (a) P subinterval. (b) N subinterval. (c) O subinterval.


    LLC 공진형 컨버터의 동작 모드는 앞서 정의한 세 가지 구간의 서로 상이한 조합에 의해 형성된다. 예를 들어, LLC 공진형 컨버터 동작 반주기동안 P 구간으로 시작되고 O 구간으로 끝나게 되면 PO 동작 모드로 정의하며, 그림 3은 LLC 공진형 컨버터 PO 동작 모드에서의 전류 및 전압 파형을 나타낸다.


그림 3. LLC resonant converter PO operation mode waveforms.


    LLC 공진형 컨버터는 PO, PON, PN, P, O, NP, NOP, OP, OPO의 9가지 주요 모드로 동작할 수 있다. 또한 9가지 주요 모드 외에도 가능한 P, N, O 구간을 이용한 다른 조합들도 존재한다. 그러나 주요 모드 외에 동작 모드는 주요 모드 간의 특수한 경계 조건, 또는 LLC 공진형 컨버터의 장점을 잃는 ZCS (Zero Current Switching) 영역에서만 존재하므로 고려하지 않는다.

    그림 4는 동작 모드의 경계 조건에 따라 나눈 동작 모드들의 분포를 나타낸다. LLC 공진형 컨버터의 주요 동작 모드들은 스위칭 주파수와 부하의 크기에 따라 다양하게 존재하므로 설계 단계에서 이에 대한 특성을 반영한다면, LLC 공진형 컨버터의 설계 퍼포먼스를 향상시키는데 도움을 줄 수 있다.


그림 4. LLC resonant converter mode distribution by load power and frequency


    그림 5는 분석 기법에 따라 LLC 공진형 컨버터 전압 이득을 추정값과 500W급 LLC 공진형 컨버터 프로토타입 실험을 통해 얻은 전압 이득 값을 비교한 결과를 나타낸다. Time-Domain Analysis 기법은 실제 LLC 공진형 컨버터 실험 결과와 비교하여 전체 스위칭 주파수 영역에서 높은 정확도로 전압 이득을 추정하였다.



그림 5. Comparison of LLC gain curves between different analysis methods.


    Time-Domain Analysis 기법은 LLC 공진형 컨버터의 설계 정확도를 향상시킴으로써 공진 파라미터 설계 단계에서의 시행착오를 줄일 수 있다. 또한 이러한 장점을 활용한 Time-Domain Analysis 기반의 LLC 공진형 컨버터 설계 방법은 고효율 및 고밀도 달성을 위한 여러 가지 이점을 줄 수 있다.


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.


   지능형 반도체 변압기(SST)는 기존 라인변압기에 비해 크기와 무게를 줄일 수 있으며 전압제어, 역률보상, 전압강하 보상 등의 품질 향상이 가능하므로 관심이 증가하고 있다. 특히 DC선박과 같은 어플리케이션에서 경량화와 MVDC라인을 사용할 수 있는 장점으로 인해 SST를 적용하는 연구가 지속되고 있다. 일반적으로 3단 SST 구조를 많이 사용하며 1차단은 AC-DC 정류를 목적으로 하며, 고압이므로 멀티레벨 컨버터로 구성한다.

   멀티레벨 컨버터는 전압이 확장될수록 전력소자의 개수가 증가한다. 따라서 계산량이 기하급수적으로 많아져 제어주기를 샘플링 주기와 연동할 경우 샘플링 주기가 늘어나 전류 THD가 악화될 수 있고, 이를 방지하기 위해 높은 용량의 인덕터를 사용해야 한다. 이는 결국 시스템의 비용과 크기를 증가시킨다.

   그림 1은 멀티레벨 컨버터 토폴로지 중 하나인 플라잉 커패시터 멀티레벨 컨버터(FCMC)를 이용한 단상 N-레벨 구조의 일반화된 회로구성이다. 제어 변수는 계통 전류, DC-링크 전압, 그리고 플라잉 커패시터(FC) 전압이고 이를 제어해야한다.

그림 1. Schematic diagram of N-level FCMC


   제안한 계층구조 기반 유한 제어요소 모델 예측제어(FCS-MPC) 기법은 비용 함수를 계층형태로 분리시켜 제어 변수를 독립적으로 제어함으로써 비교개수를 감축시킬 수 있다. 또한 각 계층의 비용 함수는 단목적항으로 구성되어 단 한번의 비용 함수 계산으로 최적 상태를 찾을 수 있어 계산량이 적다. 따라서 전압레벨이 확장되더라도 비용 함수의 최대 계산 횟수는 선형적으로 증가하므로 MV급 SST에서도 실시간 적용이 가능하다.

   그림 2는 제안한 계층구조 기반 FCS-MPC 제어 블록도를 보여준다. 외부 PI제어기를 이용해 DC-링크 전압을 제어하며, 두 개의 계층으로 구성된 FCS-MPC로 계통 전류와 FC 전압을 제어한다.  계층1은 계통 전류 제어를 목표로 하며 비용 함수를 통해 계통 전류 오차를 작게 하는 최적 AC단 출력전압레벨을 찾는다. 계층2는 플라잉 커패시터 전압 제어를 목표로 하며 계층1에서 구한 최적 AC단 출력전압레벨을 만족하는 스위칭 상태 조합을 찾는다. 이때 그리디 알고리즘 개념을 이용해 그룹화 분할과 그룹 우선순위 할당을 통해 FCS-MPC의 비교개수를 줄인다.

그림 2. Block diagram of the proposed hierarchical FCS-MPC


   그림 3은 6-레벨 FCMC에서 제안한 계층구조 기반 FCS-MPC를 적용한 예시를 보여준다. 최우선 순위 포인터(Ph)에 의해 그룹화 분할하며 오름차순 방향으로 FC 전압 제어 순서가 정해진다. 하나의 그룹은 두 개의 스위치로 구성되기 때문에 FCS-MPC의 비교 개수는 매 그룹당 최대 4번이다.

그림 3. Example of the proposed hierarchical FCS-MPC in 6-level FCMC


   그림 4는 기존 FCS-MPC 방법과 제안한 계층구조 기반 FCS-MPC 방법의 비용함수 최대 계산 횟수를 로그스케일로 나타낸다. 기존 방법은 전압레벨이 확장될수록 계산횟수가 기하급수적으로 증가하는 반면, 제안한 방법은 선형으로 증가한다. 전압레벨이 확장될수록 제안한 방법의 계산량 저감효과는 더 크게 나타난다.

그림 4. Maximum number of cost function calculations on a logarithmic scale


   그림 5는 7-레벨 FCMC의 정상 상태 및 과도 상태의 실험 파형이다. 그림 5(a)에서 ig는 vg의 주파수인 60Hz로 동작하며 역률 1로 제어된다. AC측 단자 출력 전압은 단위 전압인 60V로 13-레벨로 출력된다. 그림 5(b)에서 부하 증가 시 Vdc가 일시적으로 감소하지만 다시 명령 전압으로 제어된다. 인접한 FC 전압 간의 차이는 단위 전압인 60V로 제어됨을 확인할 수 있으며 FC 전압도 제어된다.

그림 5. Experimental results of 7-level FCMC: (a) steady state, (b) transient state


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.

본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다. 


  • 웨비나 링크     -   
  • 관련 논문         -   
  • 기술 문의         -   Tel +82-2-2220-2897  Email rykim@hanyang.ac.kr


    최근 DC/DC 컨버터가 Electric Vehicle (EV) 충전 시스템,  Photovoltaics (PV) 시스템 등과 같이 다양한 분야에 급속히 적용됨에 따라 컨버터의 고효율 및 고밀도화에 대한 요구가 지속적으로 증가하고 있다. 이러한 요구 사항들을 만족 시키기 위한 토폴로지 회로가 LLC 공진형 컨버터이다.

    공진 커패시터와 공진 인덕터, 그리고 고주파 변압기로 구성되는 공진 네트워크를 가지는 LLC 공진형 컨버터는 변압기 1, 2차에 위치한 MOSFET과 Diode의 영-전압 스위칭(ZVS) 또는 영-전류 스위칭(ZCS) 달성을 통해 높은 효율의 구현이 가능하다. 또한 공진 네트워크의 공진 인덕터를 고주파 변압기의 1차 측 누설 인덕터로 대체한 그림 1의 일체형 고주파 변압기의 적용을 통해 부피, 무게, EMI, Cost를 줄이고 전력 밀도를 높일 수 있다는 장점을 보인다.

그림 1. Full-bridge LLC Resonant Converter Circuit with Secondary Leakage Inductance.


    그러나 지금까지 제시된 일체형 변압기 구조는 누설 인덕턴스를 조정하기 위해, 장치를 추가하거나 복잡한 변압기 구조를 요구하여 Litz-wire 기반의 변압기에 적용하기 어려운 한계점을 지닌다. 따라서 앞선 한계점을 극복하며 동시에 누설 인덕턴스를 정밀하게 조정할 수 있는 새로운 일체형 변압기의 구조와 이에 대한 설계 기법을 제시한다. 

    그림 2는 제안하는 일체형 고주파 변압기의 구조를 나타낸다. 제안하는 구조는 코어의 중앙 Leg에 1차 측 및 2차 측 권선이 완벽히 분리되어 배치된 외부 영역과 부분적으로 겹쳐진 내부 영역으로 구성되어 있다. 각각의 영역은 보빈의 스페이서를 통해 분리되어 있으며 분리된 구간 사이의 거리와 영역에 포함된 권선의 수에 따라 누설 인덕턴스를 조정한다.

그림 2. Proposed Integrated Transformer Structure.


     그림 3은 제안하는 일체형 고주파 변압기의 누설 인덕턴스를 구현하기 위한 Flowchart이다. 제안하는 Flowchart는 총 7단계로 구성되며 변압기의 효율 및 전력 밀도뿐만 아니라 자속 포화 및 온도 포화 등 신뢰성과 관련된 요소를 고려한다. 또한, 자화 인덕턴스를 구현하기 위한 설계 절차를 포함한다.

그림 3. Design Flowchart for Proposed Integrated Transformer.


    그림 4는 앞선 설계 기법을 통해 제작한 일체형 고주파 변압기를 보여준다. 그림에서 볼 수 있듯이, 제안한 일체형 고주파 변압기는 보빈을 통해 외부 영역과 내부 영역으로 구성되어 있다. 이때 제작한 변압기의 설계값 대비 인덕턴스의 측정값 오차율은 10% 이내이다.

그림 4. The proposed integrated high-frequency transformer.


    일체형 고주파 변압기의 구조 및 설계 기법의 유효성을 검증하기 위해, 제작한 일체형 고주파 변압기를 적용하여 그림 5와 같이 10kW 97kHz에서 동작하는 LLC 공진형 컨버터 실험 환경을 구축하고 실험을 진행하였다. 

그림 5. Experimental setup for 10kW LLC resonant converter with the proposed integrated transformer.


    그림 6는 공진 주파수에서 동작하며 제안한 일체형 고주파 변압기를 적용한 LLC 공진형 컨버터의 실험 파형이다. 그림 6(a)에서, Full-bridge 구조의 1차 측 스위치 전류는 스위치에 걸린 전압이 방전된 이후 스위치가 on되며 흐른다. 이를 통해 스위치의 ZVS turn-on 동작을 확인할 수 있다. 또한 공진 전류 파형이 사인파 형태에 가까운 일반적인 파형을 보인다. 그림 6(b)의 결과는 2차 측 부하단의 과  파형을 통해 표 4에서 제시한 시스템 파라미터와 동일함을 보여준다. 실험 결과들을 통해, 제안한 일체형 고주파 변압기는 발열 측면을 고려한 설계 기법을 적용하여 설계값에 근사한 인덕턴스를 가지며 LLC 공진형 컨버터에서 정상 동작함을 확인하였다.


 

그림 6. Experimental waveform of LLC resonant converter at resonant frequency. (a) Vgs, Vds and Ir (b) Vo and Io.




본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다. 


  • 웨비나 링크     -   https://youtu.be/VGtTMXSsISY
  • 관련 논문         -   https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=9634540
  • 기술 문의         -   Tel +82-2-2220-2897  Email rykim@hanyang.ac.kr


   Conventionally, nuclear and thermal power plants were used to generate power and provide electricity to the residential, commercial ,and industrial loads at long distances. However, due to the carbon emissions from these power plants and increased energy demand, alternative environmentally friendly and cost-free resources are encouraged. Therefore, renewable energy resources (RERs) such as wind, photovoltaic (PV) ,and fuel cell are being used nowadays. They constitute a smaller grid (known as microgrids) that comprises RERs, energy storage systems (ESS) ,and loads. Furthermore, they are connected to the utility grid. These microgrids are capable of generating, managing, and supplying local loads using renewable energy sources. All the components in the microgrid are connected at the common bus through suitable conversion stages. The RER-based microgrid with DC and AC common bus is shown in Fig. 1.

                                                      

                                                 (a)                                                                                                                                                 (b)

Fig. 1. Microgrid block diagram with: (a) DC common bus, (b) AC common bus. (Converter’s index represents the converter number on a specific side).

   As shown in Fig. 1(a) for DC common bus, RERs, ESS ,and DC load are connected via DC-DC converter whereas utility grid and AC load are connected via DC-AC converter. Likewise, for AC common bus in Fig. 1(b), each component is connected through a suitable conversion stage. The nature of the common bus defines the number of conversion stages, hence, affecting the total power loss in the microgrid. Therefore, a feasibility analysis of the common bus type is required at the early design stage to improve the design performance. In this study, we evaluated the feasibility of the common bus type in terms of efficiency of the microgrid by using the copula function-based efficiency curves of the converters.

   The first step in efficiency evaluation is to determine the percentage loading of the converters. To calculate the percentage loading, the instantaneous load on all the converters is evaluated in accordance with the load sharing scheme explained below:

Idle mode:

   During the idle mode, generation and load demand are equal. Therefore, the utility grid and ESS converters remain in idle state. Percentage loading on other converters is found according to load demand and generation in the microgrid.

Excess power mode: 

   During the excess power mode, generation is greater than load demand. Excess power is used to charge the ESS and if ESS is fully charged, excess power is sent to the utility grid.

Deficit power mode:

   For the deficit power mode, generation is less than load demand. ESS is employed to provide the deficit power. However, if ESS is fully depleted, the utility grid charges the ESS and supplies power to the load demand. Following this scheme, the percentage loading on all the converters is determined.

   Having obtained the percentage loading of all the converters, the efficiency of each converter is obtained using the copula function-based efficiency curve model of the converter. The procedure to obtain this model is shown in Fig. 2.  As it can be seen in Fig. 2(a), the efficiency of the converter is a function of percentage loading. This efficiency curve is obtained for each converter. During the second phase, the probability distribution functions of efficiency and percentage loading are obtained using bootstrap parametric estimation, as shown in Fig. 2(b). In order to obtain the best-fitted probability distributions, the goodness of fit test is performed using Kolmogorov Smirnov test. The first ranked distribution is considered as best-fitted distribution. During the third phase, copula fitting is performed as shown in Fig. 2(c). The best-fitted copula according to the Akaike Information criteria is selected. In this study, we have used the copula function to model the efficiency curves of the converters because they are capable of characterizing the nonlinear and non-constant relationship between variables. Using this model, the efficiency of the converters against each percentage loading can be obtained.

(a)

(b)

(c)

Fig. 2. Procedure for copula estimation: (a) Efficiency curve of the converter, (b) Probability distributions for η and l%, (c) Estimated copula.

   During the next step, total power loss inside the microgrid is determined. It is the sum of power loss in all the converters and distribution lines. Having obtained the total power loss, the efficiency of the microgrid can be obtained. We evaluated the efficiency of microgrid shown in Fig. 1 for the following PV generation and load demand scenarios.

PV generation scenarios

  1. Cold & Sunny
  2. Cold & Cloudy
  3. Warm & Humid
  4. Hot & Dry

Load demand scenarios

  1. Weekend
  2. Weekdays

Furthermore, we performed two case studies, first with the DC load only and second with both types of loads in the microgrid.

   Results for efficiency evaluation in the case of DC load only for all scenarios are shown in Fig. 3. As it can be seen, efficiency varies depending upon the percentage loading for each scenario. Similarly, Fig. 4 presents the efficiency of the microgrid for all scenarios when both types of loads are present. In this case, the efficiency of AC common bus is improved a little bit.

                                                                                        (a)                                                                        (b)

                                                                                        (c)                                                                        (d)

Fig. 3. Efficiency of the microgrid for DC load only: (a) Weekday load (DC common bus), (b) Weekday load (AC common bus), (c) Weekend load (DC common bus), (d) Weekend load (AC common bus).

                                                                                            (a)                                                                      (b)

                                                                                           (c)                                                                      (d)

Fig. 4. Efficiency of the microgrid for DC +AC load: (a) Weekday load (DC common bus), (b) Weekday load (AC common bus), (c) Weekend load (DC common bus), (d) Weekend load (AC common bus).

   In order to select the most feasible common bus type, we calculated the weighted average efficiency for both DC and AC common bus types. The results are shown in Fig. 5. The positive number shows the dominance of DC common bus over its AC counterpart. Therefore, DC common bus is the most feasible common bus type in this study. Moreover, it is concluded that DC common bus is more advantageous in the case of DC load only. As the trend is shifting towards DC, the DC common bus would offer more advantages in the future.

Fig. 5. Selection of the most feasible common bus type. 


For more information on the use and utilization of this technology, please contact the "Technical Inquiry" below.


  • Webinar Link - https://www.youtube.com/watch?v=vLN7tj4g5hM
  • Related paper - https://www.sciencedirect.com/science/article/pii/S2213138821006354?via%3Dihub
  • Technical inquiries - Tel +82-2-2220-2897, Email - rykim@hanyang.ac.kr 

PRIVACY POLICY|AGREEMENT |Recent Advances


HANYANG UNIV. 407. Engineering Center Annex. 222. WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA

PHONE : +82-2220-0341 FAX : +82-2220-0570

HANYANG UNIV. 407. Engineering Center Annex. 222, WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA │PHONE : +82-2220-0341 FAX : +82-2220-0570

Copyright © 2019 Center for Smart Engery Grid – Energy Power Electronics Control System Lab.