최근 양방향 DC-DC 컨버터의 적용 사례로써 신재생 에너지, EV Charger, 전력계통 등 양방향 DC-DC 컨버터의 적용이 증가하고 있다. 그에 따라 V2G, V2X 등 양방향 전력 전송이 가능한 DC-DC 컨버터의 수요가 증가하고 있다. 양방향 토폴로지 중에서도 최근 DAB 컨버터가 주목을 받고 있다. 이는 높은 효율과 양방향 전력 전달 기능, 신뢰성을 요구하는 어플리케이션에 사용될 수 있으며, 소프트 스위칭 동작 및 고주파수 동작을 통한 고효율, 고밀도에 적합하다.
그림 1. Bidirectional Dual Active Bridge Converter
DAB컨버터는 1차 측 브릿지의 레그 간 Phase Shift 동작을 통해 1차 측 폴전압 얻을 수 있고, 2차 측 브릿지의 레그 간 Phase Shift를 통해 2차 측 폴전압을 얻을 수 있다. 브릿지 간 Phase Shift 동작인 Outer Phase Shift를 통해서 순방향 전력전달 또는 역방향 전력전달을 가능하게 한다. 이에 대한 DAB 컨버터의 등가 회로도가 오른쪽에 나타나 있다. 이에 따라 변압기에 인가되는 폴전압이 달라지게 되는데, 그것에 의한 Linear B-H의 모양 또한 달라지게 된다. 고전압 영역에서 SPS 모듈레이션을 사용할 경우 더 높은 철손으로 변압기 온도 상승을 야기할 수 있다. 낮은 자속밀도의 변화량을 맞추기 위해 그에따라 변압기 코어의 부피가 증가하게 된다. 따라서 고전압 영역에서 변압기 손실을 줄일 수 있는 모듈레이션 분석 기법이 필요하다.
그림2. Changes in core internal magnetic flux density according to inner phase
DAB 컨버터를 TPS 모듈레이션으로 동작시킬 때, 1차 측 내부 위상과 2차측 내부 위상, 브릿지간 외부 위상을 고려하면, DAB 컨버터의 등가모델을 변압기 폴전압에 대해서 간단화할 수 있다. 이때 DAB 컨버터가 낼 수 있는 파워의 영역에 따라서 저전력 모드, 중 중간 전력 모드, 고전력 모드로 나눌 수 있으며, 각 모드에 따른 정상상태 손실 분석이 필요하다.
그림3. Classification of modes by power
SQP 알고리즘을 이용한 효율 최적화 과정의 첫 번째로, 각 모드에 따른 손실 수식을 결정한다. 변압기의 손실을 나타내는 철손과 동손, 스위치의 손실을 나타내는 오프 손실과 도통 손실을 제어 변수에 대해 수식화하고, 전체 손실을 먼저 구한다. 해당 손실수식은 이후 최적화 과정에서 목점함수로 사용된다.
각 모드에 따른 손실모델을 바탕으로, 해당 손실을 SQP 알고리즘으로 최적화를 진행한다. 해당 모드를 만들기 위한 제어변수의 부등식 제약조건과 ZVS를 위한 부등식 제약조건 하에서, 각 제어변수에 대한 P_Loss의 기울기를 0으로 만드는 동작점을 도출한다. 이에 따라서 손실 최소화를 만족하는 최적 솔루션을 도출할 수 있다.
그림4. SQP optimization process
모듈레이션 기법에 따른 정상상태 효율 비교를 했을 때, SPS 및 DPS 모듈레이션의 경우 경부하 운전 영역에서 낮은 효율을 보이고, 제안하는 모듈레이션의 경우 경부하 및 중부하 운전 영역에서 비교군보다 높은 효율을 보인다.
그림5. Efficiency comparison according to modulation
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
DC Local Grid는 직류 운용을 통해 낮은 전력변환 단계로 고효율을 달성할 수 있으며, 주파수 제어가 필요 없어 제어가 단순하고, 높은 신뢰성을 확보할 수 있다는 장점을 가져 관심을 받고 있다. DC Local Grid는 계통 연계 및 독립 운전 모드로 운전할 수 있다. 이와 같은 두가지 운전 모드 간의 전환 시 연속적인 전력을 부하에 공급하기 위한 무순단 절환 제어 기법이 요구된다. 한편, 전력망의 새로운 위협인 사이버 공격이 등장하였다. 차단기 오동작을 목표로 하는 사이버 공격이 발생할 경우 기존 절환 제어 기법들은 유효성을 상실하게 되나, 이에 대한 고려가 이루어지지 않고 있다.
그림 1. Conventional ZSCC reduction control block diagram.
그림 1은 제안하는 시간 지연 기반 무순단 절환 기법이다. GFM Droop 제어를 확장한 구조로 3가지 구성 요소로 설계되었다. 차단기 양단의 전압 및 주파수 오차를 필터링하여 Droop 제어기 내부로 보상한다. 해당 보상 값은 Compensator Timing Controller(CTC)에 의해 주입 시점이 결정된다. CTC는 입력이 High에서 Low로 전환될 경우 일정 시간의 딜레이 이후 보상값의 주입을 비활성화한다. Event Detection Circuit은 AC 계통 고장 및 동기화 신호가 Nand 게이트로 입력되어 차단기 동작 신호를 출력한다. 이를 통해 계통 연계 및 독립 운전 모드 양방향 모드 전환 시 인위적인 전력 조절 없이 단일 제어기를 통한 무순단을 구현할 수 있다.
그림 2. Cyber attack vulnerabilities in the proposed method.
그림 2는 제안하는 절환 기법 내 EDC를 대상으로 차단기 오동작을 유발할 수 있는 사이버 공격인 MSCI, MPCI, Replay 공격에 대한 취약점을 식별하고 모델링하여 이에 대한 영향성 분석을 진행하였다. MSCI공격은 EDC 출력인 차단기의 상태를 즉각적으로 변조한다. MPCI 공격은 EDC 출력의 기준이 되는 기준 파라미터를 외부에서 변조하여 오동작을 유발하도록 하며, Replay 공격은 EDC의 입력부에 과거 데이터를 주입시켜 현재 계통의 상태를 은폐하고 로직의 오판단을 유도한다. 해당 사이버 공격에 대한 모델링은 정상, 고장, 동기화 구간에 해당하는 구간 동안 각각 수행되었다. 정상 구간은 AC 계통이 강건하며, 계통 연계 운전 모드로 동작되는 구간을 말하며, 고장 구간은 AC 계통에 고장이 발생하여 독립 운전 모드로 운전 중인 구간이다. 또한 동기화 구간은 AC계통 복구 후 EDC에 의해 차단기 양단의 동기화 판단이 이루어지기 전 독립 운전모드로 운전되는 구간이다.
그림 3. Simulation verification waveform.
(a) without proposed, (b)with proposed
그림 3은 제안하는 시간 지연 기반 절환 기법에 대한 검증 파형이다. PSCAD 시뮬레이션을 통해 검증하였으며, 그림 3(a)는 제안된 기법 적용 전, 그림 3(b)는 적용 후를 나타낸다. 제안된 기법을 적용하였을 때 AC 계통 고장 발생으로 인한 독립 운전 모드로의 전환 시 발생하는 과도를 65.4% 저감하였으며, AC 계통 복구 후 계통 연계 운전 모드로의 재연계 시 84.6% 저감되는 것을 확인하였다. 그림 3(b)는 더욱 신뢰도 높은 검증을 위해 계통 특성을 모의할 수 있는 실시간 시뮬레이터 RTDS 기반 C-HILS 검증 파형이다. 모드 전환 전 구간에서 98.7%의 전압 유지율을 달성하며 제안한 기법의 유효성을 검증하였다.
그림 4. C-HILS verification waveform.
그림 4는 더욱 신뢰도 높은 검증을 위해 계통 특성을 모의할 수 있는 실시간 시뮬레이터 RTDS 기반 C-HILS 검증 파형이다. 모드 전환 전 구간에서 98.7%의 전압 유지율을 달성하며 제안한 기법의 유효성을 검증하였다.
제안하는 기법은 단일 제어기를 통해 인위적인 전력 조절 없이 비계획된 상황에서도 무순단을 구현하였다. 그러나 물리적인 고장에 강건한 절환 기법 역시 차단기 오동작을 유발하는 사이버 공격에는 취약하며 시스템에 악영향을 끼치는 것을 확인하였다. 이를 통해 사이버 보안을 고려한 절환 제어 기법 연구로의 확장이 필요하다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
AC-DC 컨버터를 입출력 병렬로 구동하게 되면 출력 용량을 확장시킬 수 있고, 신뢰도와 효율을 증가시킬 수 있다. 전기자동차 급속충전기, 신재생에너지 등 전력수요가 증대되지만 단일 컨버터의 용량은 제한적이기 때문에 컨버터 병렬 구동이 필요하다. 하지만 비절연형 컨버터를 병렬로 구동하게 되면 병렬 컨버터 사이로 영상분 순환 전류가 발생하여 시스템 성능을 감소시키기 때문에 영상분 순환 전류 저감이 필요하다.
그림 1. Conventional ZSCC reduction control block diagram.
그림 1은 기존 영상분 순환 전류 저감 기법의 제어 블록 다이어그램이다. 우선 영상분 순환 전류 PI 제어를 통해 영상분 순환 전류를 저감하고, PI 제어로 저감되지 않는 영상분 듀티 차이에 의한 영상분 순환 전류를 저감시키기 위해 마스터와 슬레이브의 영상분 듀티 차이를 추가적으로 보상하여 영상분 순환 전류를 저감시킨다. 이러한 기존 연구는 영상분 순환 전류를 효과적으로 저감시키지만 통신 방식에 대해 언급하지 않고 신호 지연에 대한 고려가 되지 않았기 때문에 비동기 통신과 같이 신호 지연이 발생하는 통신을 사용하는 병렬 구조에는 적용하기 어렵다는 한계점이 있다.
(a) (b)
그림 2. Waveform of zero sequence duty, zero sequence duty difference, compensation value:
(a) Conventional method, (b) Proposed Method.
그림 2.(a)는 앞서 설명한 것처럼 통신 신호 지연이 있는 상황에서의 영상분 듀티, 영상분 듀티차이, 보상값이다. 신호 지연으로 인해 잘못된 큰 보상값이 생성되고 이로 인해 보상 효과가 미비하거나 전체적인 제어가 불안정해질 수 있다. 따라서 그림 2.(b)와 같이 발생할 수 있는 신호 지연보다 긴 주기로 영상분 듀티 성분의 평균값을 계산하고, 이를 통해 영상분 듀티 성분 평균값의 차이를 보상하면 보다 안정적으로 보상을 진행할 수 있다. 이렇게 제안하는 듀티 평균 보상 방식으로 평균값의 차이를 보상하면 통신 신호 지연의 영향을 받지 않고 보상을 진행할 수 있다.
(a) (b)
그림 3. Duty average compensation method block diagram:
(a)Master controller, (b)Slave controller.
그림 3은 제안하는 듀티 평균 보상 기법의 제어 블록 다이어그램이다 그림 3.(a)의 마스터 제어기는 영상분 듀티 성분을 계산한 뒤 통신을 통해 슬레이브 제어기로 영상분 듀티 성분을 송신하고, 그림 3.(b)의 슬레이브 제어기는 슬레이브 제어기의 영상분 듀티 성분을 계산하고, 통신을 통해 마스터의 영상분 듀티 성분을 수신한 뒤, 발생할 수 있는 최대 신호 지연보다 긴 시간으로 영상분 듀티 성분들의 평균 값을 구하고, 이 차이를 보상하여 영상분 순환 전류를 저감한다. 이렇듯 제안하는 기법을 적용하여 발생할 수 있는 최대 신호 지연보다 긴 시간으로 영상분 듀티 성분의 평균을 구하고 그 차이를 보상하기 때문에 신호 지연의 영향을 받지 않고 영상분 듀티를 보상하여 순환 전률를 저감할 수 있다.
(a) (b)
그림 4. Simulation waveform of three-phase input current and ZSCC:
(a) Without proposed method, (b) With Proposed method
그림 4는 제안된 듀티 평균 보상 기법의 유효성을 검증하기 위해 제안하는 기법을 적용하지 않았을 때와 적용했을 때의 PSIM 시뮬레이션 결과를 비교한 것이다. 그림 4.(a)의 제안하는 기법을 적용하지 않았을 때와 비교해서 그림 4.(b) 제안하는 기법을 적용한 파형을 비교해보면 영상분 순환 전류가 효과적으로 저감되는 것을 확인할 수 있고, 이를 통해 제안하는 기법의 유효성을 검증하였다
그림 5. Comparison with and without proposed method.
그림 5는 진행한 시뮬레이션을 수치적으로 나타낸 그림이다. 수치적으로 비교 및 해석을 진행하면, 순환 전류의 최대값이 3.85A에서 1.21A로 저감되어 약 81% 저감되는 것을 확인할 수 있고, 실효값은 1.14A에서 0.23A로 저감되어 약 80% 저감되는 것을 확인할 수 있다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
전력변환 시스템에서 고속 스위칭 동작은 고주파 노이즈를 유발하며, 이는 의도하지 않은 전자기 간섭(Electromagnetic Interference, EMI)을 발생시킨다. 특히, 차세대 전력반도체 기술의 발전으로 인해 시스템은 점점 더 고속 스위칭으로 동작하고 있으며, 이로 인해 고효율, 고신뢰성, 고전력밀도 구현이 가능해졌지만 동시에 시스템 전반에 오동작을 유발할 수 있는 EMI 문제가 심화되고 있다. 따라서 EMI를 효과적으로 저감하는 기술이 필수적이며, 그 중에서도 복잡한 제어나 알고리즘 없이 적용 가능한 EMI 필터 기술 및 이를 개선한 고성능 노이즈 저감 필터에 대한 관심이 높아지고 있다.
|
그림 1. Noise current circuit of power conversion systems |
그림 1은 전력변환 시스템에서 발생하는 공통모드(Common Mode) 및 차동모드(Differential Mode) 노이즈 전류의 흐름을 나타낸다. 공통모드 전류는 기생 커패시턴스를 경유하여 접지 방향으로 동일하게 흐르며, 고주파 영역에서 EMI 필터가 동작할 때 필터 성능 저하 및 EMI 증가의 주요 원인이 된다. 일반적으로 공통모드 필터는 공통모드 초크와 Y 커패시터로 구성되며, 이때 Y 커패시터의 공차(Tolerance)에 따른 설계 오차와 공통모드 초크 내부 권선 간에 형성되는 기생 커패시턴스는 고주파수 영역에서 필터의 감쇠 성능을 저하시킬 수 있다. 따라서, 고주파 EMI 저감을 위해서는 공통모드 초크 설계 시 권선 및 초크 구조에서 발생하는 기생 커패시턴스를 정밀하게 고려한 설계 접근이 필요하다.
|
그림 2. Plan view of common mode choke (a) Top view of common mode choke, (b) Side view of common mode choke |
그림 2는 공통모드 초크에서 발생하는 주요 기생 커패시턴스를 나타낸다. 공통모드 필터 초크의 상단 및 측면에서 형성되는 기생 커패시턴스는 등가 병렬 커패시턴스(Equivalent Parallel Capacitance, EPC)로 모델링된다. 그림 2(a)는 권선 간에 형성되는 기생 커패시턴스인 Turn-to-Turn Capacitance(Ctt)를, 그림 2(b)는 권선과 초크 간에 형성되는 Turn-to-Choke Capacitance(Ctc)를 각각 나타낸다.
 |
그림 3. Equivalent circuit (a) Wheatstone bridge circuit (b) Common Mode filter equivalent circuit using a Wheatstone bridge circuit |
앞서 언급한 Y 커패시터의 공차로 인한 임피던스 불균형 문제를 보완하고 공통모드 노이즈를 저감하기 위해, 그림 3의 휘트스톤 브리지(Wheatstone Bridge) 구조를 활용한 임피던스 밸런싱 기법을 적용한다. 공통모드 필터의 초크에서 발생하는 기생 커패시턴스(EPC)와 Y 커패시터의 임피던스 밸런싱으로 전력변환회로의 고주파 노이즈를 저감하고자 한다.
이를 위해 제안하는 보빈 구조인 그림 4를 통해 권선 간의 거리를 조절하여 각 상에 존재하는 기생 커패시턴스를 최소화하고, Y 커패시터와의 임피던스 밸런싱을 만족시킨다. 기생 커패시턴스는 권선 간 거리(dwire)에 따라 크게 영향을 받기 때문에, 본 연구에서는 dwire를 조정할 수 있는 새로운 보빈 구조를 제안한다. 그림 4에 제시된 보빈은 8mm의 dwire로 감은 공통모드 초크용 보빈(a)과 12mm의 dwire로 감은 공통모드 초크용 보빈 (b)으로, 이동형 핀을 이용해 홈이 파여진 보빈의 상하 방향으로 이동시켜 dwire를 조절할 수 있다. 이를 통해 공통모드 초크의 EPC를 제어하고, 휘트스톤 브리지 기반 임피던스 밸런싱 구조를 만족시켜 고주파 공통모드 노이즈를 효과적으로 저감할 수 있다.
 |
그림 4. 3D model plan of common mode filter with proposed bobbin applied (a) Side of the bobbin, (b) Model with dwire 8mm |
보빈을 활용하여 권선 간 거리(dwire)가 가까울수록 등가 병렬 커패시턴스(EPC)가 증가하고, 거리가 멀어질수록 등가 병렬 커패시턴스(EPC)가 감소하는 경향을 확인하였다. 이러한 특성을 기반으로, 제안하는 보빈 구조는 Y 커패시터의 공차(Tolerance)를 고려하여 EPC와의 임피던스 밸런싱 조건을 만족하도록 설계한다. 이는 권선 간의 거리(dwire)를 조정함으로써 공통모드 노이즈 저감 성능을 개선할 수 있으며, 이는 실험을 통해 검증한다.
그림 5는 1 MHz에서 5 MHz 사이의 고주파 대역에서 EPC가 EMI 공통모드 노이즈 특성에 미치는 영향을 보여준다. 보빈이 적용되지 않은 조건[case 1]은 공통모드 필터가 없는 상태이며 공통모드 노이즈가 가장 높게 측정되었다. 기존 보빈을 적용한 조건[case 2] 은 임피던스 밸런싱이 이루어지지 않은 상태로, 공통모드 필터는 존재하지만 불균형으로 인해 노이즈 감쇠가 제한적이었다. 한편, 제안하는 임피던스 밸런싱을 적용한 조건 중 EPC가 높은 경우[case 3] 와 EPC가 낮은 경우[case 4]를 비교하면, 동일한 임피던스 비인 상수 k를 유지하더라도 EPC가 낮을수록 공통모드 노이즈가 더욱 효과적으로 억제됨을 확인할 수 있다.
 |
그림 5. Comparison of impedance characteristics by parasitic capacitance according to conditions (a) Quasi-peak, (b)Average |
실험 결과, 고주파 대역에서 공통모드 노이즈 저감 성능이 향상되었으며, 특히 임피던스 밸런싱이 만족된 조건의 1.503 MHz에서 최대 9.74 dBµV 수준의 노이즈 저감 효과가 확인되었다. 이를 통해, 공통모드 초크의 권선 간 거리를 조정함으로써 기생 커패시턴스를 효과적으로 제어할 수 있으며, 이는 EMI 필터의 고주파 성능 향상에 직접적인 기여를 할 수 있음을 실험적으로 검증하였다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
PRIVACY POLICY｜AGREEMENT ｜Recent Advances
HANYANG UNIV. 602. Engineering Center. 222. WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA
TEL : +82-2220-0341 FAX : +82-2220-0570
