Silicon carbide (SiC) 전력반도체는 물성적 우수성으로 인해 Silicon (Si) 전력반도체에 비해 높은 임계전압, 낮은 도통 저항, 빠른 스위칭 속도 등 다양한 장점을 보이며, 이로 인해 고효율과 높은 전력 밀도를 가진 전력 변환 장치 개발을 용이하게 한다.

   일반적으로 스위치 소자의 병렬 구동 시 문턱전압, On-resistance의 불일치와 같은 반도체의 고유 특성 차이, 게이트 드라이브 신호의 동기화에 따른 차이, di/dt, dv/dt의 불균형, 열 비대칭성에 의한 영향, 게이트 루프, 파워 루프의 레이아웃의 비대칭성 등으로 인해 전류 불균형이 발생한다.

   그 중 SiC 전력 반도체를 사용한 병렬 구동은 작은 입력, 출력 커패시턴스를 가지는 소자의 고유 특성으로 인해 Si 전력 반도체와 비교하여 기생 인덕턴스에 의해 야기되는 영향이 지배적이며, 이러한 특성을 가진 SiC 전력 반도체를 가지고 병렬 구동을 할 경우에는 게이트 루프 및 파워 루프를 대칭적으로 가져가는 것이 전류 불균형의 영향을 최소화 시킬 수 있다.


그림 1. Proposed switching module system architecture diagram


   그림 1은 제안하는 대칭적인 게이트 루프 및 파워 루프를 가지는 병렬 하프 브릿지 스위칭 모듈(Power Cell)의 입력, 출력 장치에 대한 전체적인 구조와 논리 관계들에 대해 보여준다. 상단 및 하단 병렬 스위치(Q1~Q4)의 스위칭 동작은 Connector1과 Connector2를 통해 들어오는 약전원과 PWM 신호를 통해 이루어진다.


그림 2. Proposed two parallel half-bridge switching power module


   그림 2는 WBG 소자의 병렬 구동 성능 향상을 위해 파워 루프와 게이트 루프에서 발생하는 기생 인덕턴스를 최소화하면서 대칭성을 가져간 방열 일체형 스위칭 모듈의 전체적인 배치 구조를 보여준다. 상단 병렬 스위치 Q1, Q2는 일직선 상에 위치하되 각 병렬 스위치 간의 게이트 거리를 최소화하기 위해 180도 반전되는 구조를 가진다. 하단 및 상단 병렬 스위치 간에는 파워 루프에서의 기생 인덕턴스를 최소화하기 위해 수평으로 배치하는 구조를 채택하고, 디커플링 커패시터(C5~C10)를 상단 및 하단 병렬 스위치 사이에 위치시킴으로 파워 루프의 대칭성을 만족하였다. 


그림 3. Developed switching module, (a) top layer, (b) bottom layer


   그림 3은 개발한 스위칭 모듈의 PCB top view, bottom view를 보여주며 상단 병렬 스위치, 하단 병렬 스위치, 게이트 드라이버 IC, 다중 입력 커패시터의 위치가 제안한 구조적 기법에 따라 상장 된 것을 볼 수 있다. 


그림 4. 7.5kW LLC Resonant converter experiment set (a) converter, (b) experiment set


   그림 4는 제안한 구조적 기법의 배치를 적용하여 개발한 스위칭 모듈의 병렬 스위치에 대한 성능을 검증하기 위해 LLC 공진형 컨버터에 적용한 실험 환경을 보여주며, 그림 4. (a)는 개발한 스위칭 모듈과 인덕터, 커패시터 네트워크 그리고 변압기를 포함한 LLC 공진형 컨버터의 모습을 보여주고, 그림 4. (b)는 제어보드와 소스, 부하 그리고 오실로스코프가 포함된 실험 환경을 보여준다.


그림 5. Vgs, Vds, Id waveform of parallel SiC MOSFETs


   그림 5는 LLC 공진형 컨버터에 적용한 정상상태 측정 파형을 보여주며, 병렬 스위치의 rms 전류가 9.2A, 9.3A인 것을 확인 할 수 있으며 약 0.1% 정도의 전류 불균형이 발생하는 것을 확인 할 수 있다.  


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.

본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.






   LLC 공진형 컨버터는 고효율, 고밀도로 설계되어야 하며 특히 입-출력 사이의 절연 및 전압 변환의 역할을 하는 변압기의 부피와 손실을 줄이는 것이 중요하다. 높은 전력 밀도를 달성하기 위해 평면형 코어를 사용할 경우 제한된 창 면적 내에서 권선 배치에 따라 기생 성분들의 크기 및 변압기 손실이 크게 달라지기 때문에 여러 고려 사항에 대한 해석을 필요로 한다.

   고전류 입력 조건 및 큰 자화 인덕턴스를 가지는 변압기는 자성체의 권선 굵기 및 turn 수가 증가함에 따라 더 넓은 창 면적을 가지는 코어를 선정하게 되는데, 이 경우 변압기의 전체 부피가 증가한다. 따라서 높은 전력 밀도를 달성하기 위해서는 변압기 창 면적의 효율적인 이용이 필수적이다. 특히 변압기에 평면형 코어를 적용하면 창 공간의 높이가 일반적인 변압기보다 낮으므로 권선의 선정 및 배치의 중요성이 더욱 강조된다.

 

그림 1. Transformer manufacturing form according to winding method.
(a) PCB winding method. (b) Wire winding method. (c) proposed winding method. 


   그림 1은 평면형 변압기 제작 시 적용 가능한 권선 형태에 따른 모습을 나타낸다.  그림 1. (a)의 PCB 권선법은 복잡한 권선 형태라도 일정하게 형성하는 것이 가능하고 인터리빙이 용이하며 조립성이 뛰어나다는 장점을 가지지만 낮은 창 이용률로 인해 고전류 동작에는 적합하지 않다는 단점을 가진다. 반대로 그림 1. (b)와 같은 형태의 litz wire를 이용한 wire 권선법은 고전류 및 고주파수 동작에 적합하다는 장점을 가지지만 권선의 제한된 곡률 반경으로 인해 복잡한 형태의 권선법을 구현하는 것이 어렵고 권선 병렬 배치 시에는 순환 전류 손실을 고려해야 한다. 따라서 고전류 입력의 평면형 변압기를 제작하는 경우, litz wire를 사용하여 전류 밀도를 낮추면서도 인터리빙 구조의 구현이 용이한 권선 형태를 가질 수 있도록 한다면 PCB 권선법의 장점과 wire 권선법의 장점을 변압기에 모두 적용할 수 있게 된다. 그림 1. (c)는 이를 위한 권선법의 형태로 적층형 보빈을 이용한다. 보빈에 litz wire를 감아 적층하는 방식이기 때문에 고전류 동작에 적합함과 동시에 인터리빙 구조를 쉽게 구현할 수 있다. 


그림 2. (a) 3D model of serpentine winding. (b) 3d model of stacked bobbin  for serpentine winding 


   높이가 낮고 면적이 넓은 평면형 변압기는 구조적으로 큰 기생 커패시턴스를 가진다. 변압기 내부의 기생 커패시턴스는 인덕턴스와 공진하여 노이즈를 발생시키고 이는 컨버터 전체 효율에 악영향을 끼친다. 그림 2는 기생 커패시터스 저감을 위해 제안하는 서펜타인 권선법의 권선 구조와 보빈 형태이다. 서펜타인 권선법은 litz wire를 사용하여 적층형 보빈의 상-하단 층을 번갈아 이월하는 동시에 코어와 수평 방향으로 권선이 진행된다. 이는 인접한 권선 간의 전위 차를 최소화하여 기생 커패시턴스에 저장되는 용량성 에너지를 줄인다.  또한 완성된 권선 구조는 기존의 일반적인 권선법과 비교하여 추가적인 면적이 필요하지 않기 때문에 변압기의 전력 밀도가 희생되지 않는다.


그림 3. (a) Potential distribution of the proposed serpentine winding method.

(b) Potential difference between layers of the serpentine winding method.


   그림 3은 서펜타인 권선법의 층 별 전위 분포 및 층 간의 전위 차이를 나타낸다. 턴의 진행 방향이 수직 이동과 수평 이동을 반복하기 때문에 상단과 하단 층의 전위가 동일하게 증가한다. 이는 층 간 전위 차가 인가 전압을 턴 수로 나눈 만큼 줄어들게 한다.


그림 4. Comparison of capacitive energy distribution according to the winding method. 

(a) U-type winding method. (b) Serpentine winding method


   그림 4는 U-type 권선법과 서펜타인 권선법의 창면적 내 에너지 분포를 FEA 시뮬레이션을 통해 확인한 결과이다. 1차측은 단층의 수평 나선 구조를 가지고 2차측은 많은 턴 수로 인해 2층으로 구성하였다. 1차측과 2차측 모두 보빈을 2병렬로 구성하였으며 인터리빙을 위해 S-P-P-S 순서로 적층하였다. 그림 4. (a)는 U-type 권선법의 에너지 분포를, 그림 4. (b)는 서펜타인 권선법의 에너지 분포를 보여준다. 서펜타인 권선법을 적용하였을 때 U-type 권선법보다 층 간 에너지 분포가 적은 것을 확인할 수 있다. 이를 통해 서펜타인 권선법의 기생 커패시턴스 저감 효과를 확인하였다.


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.

본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다. 


    현대 전력전자 산업에서는 전력반도체 스위치를 사용한 DC-DC 컨버터의 고밀도화가 요구된다. 이러한 컨버터의 고밀도화는 스위칭 주파수 증가를 통해 수동 소자 크기의 감소시킴으로써 달성할 수 있다. 그러나 스위칭 주파수를 증가함에 따라 스위칭 손실도 함께 증가하는 문제점을 가진다.

    전 부하 영역에서 소프트 스위칭이 달성되는 그림 1의 LLC 공진형 하프 브리지 컨버터는 스위칭 주파수의 증가시킴에도 손실 증가가 최소화될 수 있는 장점을 가진다. 이러한 장점으로 최근 전기 자동차, LED 드라이버 등과 같이 고효율과 고밀도를 요구되는 응용 분야에 널리 사용되고 있다.

그림 1. Half-Bridge LLC resonant converter topology.


    이러한 LLC 공진형 컨버터의 장점을 극대화하기 위해서는 설계 정확도를 향상시키는 것이 중요하며, 이를 위해 LLC 공진형 컨버터의 정확한 동작 및 손실 분석이 선행되어야 한다. 이에 지금까지 LLC 공진형 컨버터의 정확한 동작 및 손실 분석을 위한 다양한 분석 기법이 연구되어 왔다.

    Time-Domain Analysis 기법은 그림 2와 같이 서로 다른 세 가지 형태의 등가 회로에 따라 상태 방정식을 도출하고 이러한 방정식에 기초하여 회로 전압 및 전류를 정확도 높게 추정할 수 있다.


              (a)                                                                       (b)                                                                 (c)

그림 2. LLC resonant converter equivalent circuit. (a) P subinterval. (b) N subinterval. (c) O subinterval.


    LLC 공진형 컨버터의 동작 모드는 앞서 정의한 세 가지 구간의 서로 상이한 조합에 의해 형성된다. 예를 들어, LLC 공진형 컨버터 동작 반주기동안 P 구간으로 시작되고 O 구간으로 끝나게 되면 PO 동작 모드로 정의하며, 그림 3은 LLC 공진형 컨버터 PO 동작 모드에서의 전류 및 전압 파형을 나타낸다.


그림 3. LLC resonant converter PO operation mode waveforms.


    LLC 공진형 컨버터는 PO, PON, PN, P, O, NP, NOP, OP, OPO의 9가지 주요 모드로 동작할 수 있다. 또한 9가지 주요 모드 외에도 가능한 P, N, O 구간을 이용한 다른 조합들도 존재한다. 그러나 주요 모드 외에 동작 모드는 주요 모드 간의 특수한 경계 조건, 또는 LLC 공진형 컨버터의 장점을 잃는 ZCS (Zero Current Switching) 영역에서만 존재하므로 고려하지 않는다.

    그림 4는 동작 모드의 경계 조건에 따라 나눈 동작 모드들의 분포를 나타낸다. LLC 공진형 컨버터의 주요 동작 모드들은 스위칭 주파수와 부하의 크기에 따라 다양하게 존재하므로 설계 단계에서 이에 대한 특성을 반영한다면, LLC 공진형 컨버터의 설계 퍼포먼스를 향상시키는데 도움을 줄 수 있다.


그림 4. LLC resonant converter mode distribution by load power and frequency


    그림 5는 분석 기법에 따라 LLC 공진형 컨버터 전압 이득을 추정값과 500W급 LLC 공진형 컨버터 프로토타입 실험을 통해 얻은 전압 이득 값을 비교한 결과를 나타낸다. Time-Domain Analysis 기법은 실제 LLC 공진형 컨버터 실험 결과와 비교하여 전체 스위칭 주파수 영역에서 높은 정확도로 전압 이득을 추정하였다.



그림 5. Comparison of LLC gain curves between different analysis methods.


    Time-Domain Analysis 기법은 LLC 공진형 컨버터의 설계 정확도를 향상시킴으로써 공진 파라미터 설계 단계에서의 시행착오를 줄일 수 있다. 또한 이러한 장점을 활용한 Time-Domain Analysis 기반의 LLC 공진형 컨버터 설계 방법은 고효율 및 고밀도 달성을 위한 여러 가지 이점을 줄 수 있다.


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.


   지능형 반도체 변압기(SST)는 기존 라인변압기에 비해 크기와 무게를 줄일 수 있으며 전압제어, 역률보상, 전압강하 보상 등의 품질 향상이 가능하므로 관심이 증가하고 있다. 특히 DC선박과 같은 어플리케이션에서 경량화와 MVDC라인을 사용할 수 있는 장점으로 인해 SST를 적용하는 연구가 지속되고 있다. 일반적으로 3단 SST 구조를 많이 사용하며 1차단은 AC-DC 정류를 목적으로 하며, 고압이므로 멀티레벨 컨버터로 구성한다.

   멀티레벨 컨버터는 전압이 확장될수록 전력소자의 개수가 증가한다. 따라서 계산량이 기하급수적으로 많아져 제어주기를 샘플링 주기와 연동할 경우 샘플링 주기가 늘어나 전류 THD가 악화될 수 있고, 이를 방지하기 위해 높은 용량의 인덕터를 사용해야 한다. 이는 결국 시스템의 비용과 크기를 증가시킨다.

   그림 1은 멀티레벨 컨버터 토폴로지 중 하나인 플라잉 커패시터 멀티레벨 컨버터(FCMC)를 이용한 단상 N-레벨 구조의 일반화된 회로구성이다. 제어 변수는 계통 전류, DC-링크 전압, 그리고 플라잉 커패시터(FC) 전압이고 이를 제어해야한다.

그림 1. Schematic diagram of N-level FCMC


   제안한 계층구조 기반 유한 제어요소 모델 예측제어(FCS-MPC) 기법은 비용 함수를 계층형태로 분리시켜 제어 변수를 독립적으로 제어함으로써 비교개수를 감축시킬 수 있다. 또한 각 계층의 비용 함수는 단목적항으로 구성되어 단 한번의 비용 함수 계산으로 최적 상태를 찾을 수 있어 계산량이 적다. 따라서 전압레벨이 확장되더라도 비용 함수의 최대 계산 횟수는 선형적으로 증가하므로 MV급 SST에서도 실시간 적용이 가능하다.

   그림 2는 제안한 계층구조 기반 FCS-MPC 제어 블록도를 보여준다. 외부 PI제어기를 이용해 DC-링크 전압을 제어하며, 두 개의 계층으로 구성된 FCS-MPC로 계통 전류와 FC 전압을 제어한다.  계층1은 계통 전류 제어를 목표로 하며 비용 함수를 통해 계통 전류 오차를 작게 하는 최적 AC단 출력전압레벨을 찾는다. 계층2는 플라잉 커패시터 전압 제어를 목표로 하며 계층1에서 구한 최적 AC단 출력전압레벨을 만족하는 스위칭 상태 조합을 찾는다. 이때 그리디 알고리즘 개념을 이용해 그룹화 분할과 그룹 우선순위 할당을 통해 FCS-MPC의 비교개수를 줄인다.

그림 2. Block diagram of the proposed hierarchical FCS-MPC


   그림 3은 6-레벨 FCMC에서 제안한 계층구조 기반 FCS-MPC를 적용한 예시를 보여준다. 최우선 순위 포인터(Ph)에 의해 그룹화 분할하며 오름차순 방향으로 FC 전압 제어 순서가 정해진다. 하나의 그룹은 두 개의 스위치로 구성되기 때문에 FCS-MPC의 비교 개수는 매 그룹당 최대 4번이다.

그림 3. Example of the proposed hierarchical FCS-MPC in 6-level FCMC


   그림 4는 기존 FCS-MPC 방법과 제안한 계층구조 기반 FCS-MPC 방법의 비용함수 최대 계산 횟수를 로그스케일로 나타낸다. 기존 방법은 전압레벨이 확장될수록 계산횟수가 기하급수적으로 증가하는 반면, 제안한 방법은 선형으로 증가한다. 전압레벨이 확장될수록 제안한 방법의 계산량 저감효과는 더 크게 나타난다.

그림 4. Maximum number of cost function calculations on a logarithmic scale


   그림 5는 7-레벨 FCMC의 정상 상태 및 과도 상태의 실험 파형이다. 그림 5(a)에서 ig는 vg의 주파수인 60Hz로 동작하며 역률 1로 제어된다. AC측 단자 출력 전압은 단위 전압인 60V로 13-레벨로 출력된다. 그림 5(b)에서 부하 증가 시 Vdc가 일시적으로 감소하지만 다시 명령 전압으로 제어된다. 인접한 FC 전압 간의 차이는 단위 전압인 60V로 제어됨을 확인할 수 있으며 FC 전압도 제어된다.

그림 5. Experimental results of 7-level FCMC: (a) steady state, (b) transient state


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.

본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다. 


  • 웨비나 링크     -   
  • 관련 논문         -   
  • 기술 문의         -   Tel +82-2-2220-2897  Email rykim@hanyang.ac.kr



PRIVACY POLICY|AGREEMENT |Recent Advances


HANYANG UNIV. 407. Engineering Center Annex. 222. WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA

PHONE : +82-2220-0341 FAX : +82-2220-0570

HANYANG UNIV. 602. Engineering Center. 222, WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA │PHONE : +82-2220-0341

Copyright © 2019 Center for Smart Engery Grid – Energy Power Electronics Control System Lab.