2023WBG 전력 반도체를 위한 강인한 스위칭 노이즈 내성을 갖는 향상된 게이트 전압 구동 Desaturation 단락 보호 회로

조회수 861

   Silicon carbide (SiC) 및 gallium nitride (GaN)과 같은 wide bandgap (WBG) 전력 반도체의 높은 임계 전계에 따른 낮은 도통 저항, 빠른 스위칭 장점은 전력변환장치의 높은 효율과 우수한 전력밀도의 구현을 가능케 하고 있다.그러나 WBG 전력 반도체는 Si 전력 반도체와 비교하여 짧은 short-circuit withstand time (SCWT)을 갖기 때문에 단락 보호에 어려움을 겪고 있다. SiC 전력 반도체의 SCWT는 보통 수 μs이며, GaN 전력 반도체는 수백 ns의 짧은 SCWT을 갖는다. 따라서 WBG 전력 반도체가 다양한 전력변환 응용분야에서 신뢰성을 확보하기 위해서는 빠른 단락 보호가 중요하다.


그림 1. Proposed gate-voltage-driven desaturation short-circuit protection circuit.


   그림 1은 discrete 소자에 적용된 제안한 게이트 전압 구동형 desaturation 단락 보호 회로를 나타낸다. 제안한 단락 보호 회로는 3개의 저항 (R1, R2, R3), 3개의 다이오드 (D1, D2, D3), 커패시터 C1 그리고 비교기로 구성된다. 회로 단락이 발생하여 드레인 전류가 증가하면 드레인-소스 전압이 또한 증가하게 되는데, 이때 보호 회로의 측정 전압 vs이 기준 전압 V*를 초과하게 되면 회로 단락이 검출된다.


                                                            (a)                                                                                                      (b)

그림 2. Key waveform of proposed protection circuit during switching transients (a) turn-off transient. (b) turn-on transient.


   그림 2는 스위칭 과도 상태에서 제안한 단락 보호 회로의 동작을 보여준다. Turn-on 과도상태에서 드레인-소스 전압의 방전 이후 발생하는 ringing은 보호 회로의 측정 전압에 oscillation을 유발하며, turn-off 과도상태에선 드레인-소스 전압의 dv/dt가 측정 전압에 전압 상승을 유발한다. 그러나 제안한 회로의 D2는 C1의 방전 경로를 제공함과 동시에 turn-off 스위칭 노이즈에 대해 bypass를 제공한다. R3는 WBG 전력 반도체의 빠른 스위칭 속도에 의한 노이즈와 보호 회로의 vs를 decoupling시킴으로써 스위칭 노이즈 내성을 향상시킨다.


                                    그림 3. Theoretical analysis of noise immunity under different parameter values.


   그림 3은 제안한 보호 회로의 파라미터에 따른 노이즈 내성(NSM)과 응답 속도(t)의 관계를 보여주며,  R3는 단락 보호 회로가 동일한 응답 속도에서 더 높은 스위칭 노이즈 내성을 갖도록 한다.


                                                      (a)                                                                                                             (b)

그림 4. Experimental waveforms of double pulse test. (a) turn-off transient. (b) turn-on transient.


   그림 4는 스위칭 과도 상태에서 단락 보호 회로의 실험 파형을 보여준다. 과도 상태에서 드레인-소스 전압에 큰 dv/dt와 ringing이 발생하지만 보호 회로의 측정 전압은 거의 영향을 받지 않으며 강한 노이즈 내성을 보여준다.


그림 5. Experimental waveforms of the short-circuit test under 400 V dc voltage


   그림 5는 단락 보호 실험 파형을 보여준다. 제안한 보호 회로는 회로 단락이 발생하였을 때 91 ns 안에 단락을 차단하였다. 즉, 제안한 단락 보호 회로는 WBG 전력 반도체의 스위칭 노이즈에 대한 강인한 내성과 동시에 빠른 단락 보호 속도를 갖는다.  


본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.

본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.


0

PRIVACY POLICY|AGREEMENT |Recent Advances


HANYANG UNIV. 407. Engineering Center Annex. 222. WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA

PHONE : +82-2220-0341 FAX : +82-2220-0570

HANYANG UNIV. 602. Engineering Center. 222, WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA │PHONE : +82-2220-0341

Copyright © 2019 Center for Smart Engery Grid – Energy Power Electronics Control System Lab.