최근 전력변환장치의 고효율화, 고밀도화로 인하여 스위칭 주파수가 점점 증가하고 있으며 이로 인한 EMI (Electromagnetic Interference) 전도 노이즈 문제가 심각해지고 있다. 일반적으로 EMI 전도 노이즈를 저감하기 위한 보편적인 방법은 EMI 필터의 적용이다. 그러나, 이러한 EMI 필터는 반복적인 실험 및 사양의 수정을 통해 설계 과정의 마지막 단계에서 최적화된다. 따라서, 이로 인한 비용 및 시간의 증가를 막기 위해서는 설계 과정의 초기 단계에서부터 전력변환장치의 EMI 전도 노이즈 특성을 해석하여 EMI 성능을 사전에 예측하는 방법이 필요하다. 한편, 이러한 EMI 필터의 크기가 전력밀도에 영향을 미치기 때문에 EMI 필터 없이 공통모드 노이즈를 저감하기 위한 다양한 방법들이 연구되고 있다.
표 1은 EMI 전도 노이즈를 해석하기 위한 수치 해석 기법인 유한 요소 기법 (FEM)과 부분요소 등가회로 (PEEC) 기법의 비교를 보여준다. FEM은 해석 정확도가 높지만 해석 시간이 오래 걸리고 Field 해석이기 때문에 시간영역 시뮬레이션에서는 해석이 불가능하다. 반면, PEEC 기법은 1GHz 이상에서는 해석 정확도가 떨어지지만 해석 시간이 짧고 Circuit 해석이기 때문에 시간영역 시뮬레이션에서 해석이 가능하다. 따라서, 150kHz에서 30MHz까지 시간 영역 시뮬레이션을 이용해 EMI 전도 노이즈를 해석하는 데엔 PEEC 기법을 사용하는 것이 더욱 효율적이다.
표 1
Numerical Analysis Techniques
그림 1은 EMI 전도 노이즈 해석을 위한 PEEC 기반 Semi-Bridgeless PFC의 EMI 해석 모델 구축의 순서도이다. 제안하는 순서도는 총 6단계로 구성되며 PEEC 기법을 사용해 Semi-Bridgeless PFC의 실제 실험 환경과 기생성분과 관련된 요소를 고려한다.
그림 1. EMI analysis model construction flowchart.
그림 2는 EMI 해석 모델 구축의 순서에 따라 구축된 통합 시뮬레이션 모델을 보여준다.
그림 2. Semi-bridgeless PFC integrated simulation model.
이러한 통합 시뮬레이션 모델은 CrM 제어의 주파수를 낮춰 주파수를 전반적으로 성형한 제어 기법인 FSM (Frequency Shaping Method) 제어를 한다. 그림 3은 FSM 제어를 위한 전압제어기와 전류제어기의 구성을 보여준다. FSM 제어기법의 구현을 위해 Closed loop 회로 구성을 적용하였다.
그림 3. Simulation controller. (a) Voltage controller. (b) Current controller.
그림 4는 EMI 해석 결과이다. 실제 측정한 EMI 전도 노이즈 Peak 값과 통합 시뮬레이션 모델의 EMI 전도 노이즈 Peak 값의 추이가 유사하고 150kHz – 30MHz 전 대역에서 Peak 값 기준 79% 이상의 정확도를 확보함에 따라 실측과 시뮬레이션 간 좋은 상관관계가 도출된 것을 확인할 수 있다.
그림 4. EMI conduction noise results between measurement and simulation.
그림 5-(a)는 공통모드 노이즈 저감의 예로 추가적인 EMI 필터의 크기 증가 없이 공통모드 노이즈를 저감할 수 있는 Inverse coupling inductor model의 모습을 보여준다. 그림 5-(b)는 Inverse coupling inductor model을 등가회로 변환한 결과를 보여주며 그림 5-(c)는 그림 5-(b)를 Y-delta 네트워크 변환한 결과를 보여준다. Y-delta 네트워크 변환을 통해 π 네트워크 회로를 얻을 수 있다.
그림 5. (a) Inverse coupling inductor model.
(b) Inverse coupling inductor model equivalent circuit.
(c) Inverse coupling inductor model π network circuit.
그림 6은 Semi-Bridgeless PFC를 공통모드 노이즈 단순화 모델로 구축한 후 Inverse coupling inductor 모델의 π 네트워크 회로를 적용한 모습을 보여준다. 이때, π 네트워크 회로의 오른쪽 Leg의 음의 커패시터와 커패시터 CS1 (CS2)이 병렬이 된다. 따라서, 두 커패시터의 정전용량이 같다면 커패시터의 효과가 상쇄될 수 있다. 이때, CS1 (CS2)은 스위치와 방열판 사이의 기생 커패시터이기 때문에 공통모드 노이즈의 경로를 유발하며 이러한 커패시터의 효과를 상쇄한다면 공통모드 노이즈를 저감할 수 있다.
그림 6. Inverse coupling inductor model application.
그림 7은 공통모드 노이즈 저감을 검증하기 위해 그림 2의 Semi-Bridgeless PFC의 통합 시뮬레이션 모델에 Inverse coupling inductor model를 적용한 결과를 보여준다. Inverse coupling inductor 모델을 적용했을 때 4MHz 부근을 제외한 전반적인 대역에서 공통모드 노이즈의 저감이 확인됐으며 특히, 30MHz 부근의 고주파 대역에서는 공통모드 노이즈가 최대 20dBμV 감소하는 것을 확인하였다.
그림 7. Performance verification results of common-mode noise reduction techniques.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
- 웨비나 링크 - https://youtu.be/xaa78EZlQ0k
- 관련 논문 -
- 기술 문의 - Tel +82-2-2220-2897 Email rykim@hanyang.ac.kr
최근 전력변환장치의 고효율화, 고밀도화로 인하여 스위칭 주파수가 점점 증가하고 있으며 이로 인한 EMI (Electromagnetic Interference) 전도 노이즈 문제가 심각해지고 있다. 일반적으로 EMI 전도 노이즈를 저감하기 위한 보편적인 방법은 EMI 필터의 적용이다. 그러나, 이러한 EMI 필터는 반복적인 실험 및 사양의 수정을 통해 설계 과정의 마지막 단계에서 최적화된다. 따라서, 이로 인한 비용 및 시간의 증가를 막기 위해서는 설계 과정의 초기 단계에서부터 전력변환장치의 EMI 전도 노이즈 특성을 해석하여 EMI 성능을 사전에 예측하는 방법이 필요하다. 한편, 이러한 EMI 필터의 크기가 전력밀도에 영향을 미치기 때문에 EMI 필터 없이 공통모드 노이즈를 저감하기 위한 다양한 방법들이 연구되고 있다.
표 1은 EMI 전도 노이즈를 해석하기 위한 수치 해석 기법인 유한 요소 기법 (FEM)과 부분요소 등가회로 (PEEC) 기법의 비교를 보여준다. FEM은 해석 정확도가 높지만 해석 시간이 오래 걸리고 Field 해석이기 때문에 시간영역 시뮬레이션에서는 해석이 불가능하다. 반면, PEEC 기법은 1GHz 이상에서는 해석 정확도가 떨어지지만 해석 시간이 짧고 Circuit 해석이기 때문에 시간영역 시뮬레이션에서 해석이 가능하다. 따라서, 150kHz에서 30MHz까지 시간 영역 시뮬레이션을 이용해 EMI 전도 노이즈를 해석하는 데엔 PEEC 기법을 사용하는 것이 더욱 효율적이다.
표 1
Numerical Analysis Techniques
그림 1은 EMI 전도 노이즈 해석을 위한 PEEC 기반 Semi-Bridgeless PFC의 EMI 해석 모델 구축의 순서도이다. 제안하는 순서도는 총 6단계로 구성되며 PEEC 기법을 사용해 Semi-Bridgeless PFC의 실제 실험 환경과 기생성분과 관련된 요소를 고려한다.
그림 1. EMI analysis model construction flowchart.
그림 2는 EMI 해석 모델 구축의 순서에 따라 구축된 통합 시뮬레이션 모델을 보여준다.
그림 2. Semi-bridgeless PFC integrated simulation model.
이러한 통합 시뮬레이션 모델은 CrM 제어의 주파수를 낮춰 주파수를 전반적으로 성형한 제어 기법인 FSM (Frequency Shaping Method) 제어를 한다. 그림 3은 FSM 제어를 위한 전압제어기와 전류제어기의 구성을 보여준다. FSM 제어기법의 구현을 위해 Closed loop 회로 구성을 적용하였다.
그림 3. Simulation controller. (a) Voltage controller. (b) Current controller.
그림 4는 EMI 해석 결과이다. 실제 측정한 EMI 전도 노이즈 Peak 값과 통합 시뮬레이션 모델의 EMI 전도 노이즈 Peak 값의 추이가 유사하고 150kHz – 30MHz 전 대역에서 Peak 값 기준 79% 이상의 정확도를 확보함에 따라 실측과 시뮬레이션 간 좋은 상관관계가 도출된 것을 확인할 수 있다.
그림 4. EMI conduction noise results between measurement and simulation.
그림 5-(a)는 공통모드 노이즈 저감의 예로 추가적인 EMI 필터의 크기 증가 없이 공통모드 노이즈를 저감할 수 있는 Inverse coupling inductor model의 모습을 보여준다. 그림 5-(b)는 Inverse coupling inductor model을 등가회로 변환한 결과를 보여주며 그림 5-(c)는 그림 5-(b)를 Y-delta 네트워크 변환한 결과를 보여준다. Y-delta 네트워크 변환을 통해 π 네트워크 회로를 얻을 수 있다.
그림 5. (a) Inverse coupling inductor model.
(b) Inverse coupling inductor model equivalent circuit.
(c) Inverse coupling inductor model π network circuit.
그림 6은 Semi-Bridgeless PFC를 공통모드 노이즈 단순화 모델로 구축한 후 Inverse coupling inductor 모델의 π 네트워크 회로를 적용한 모습을 보여준다. 이때, π 네트워크 회로의 오른쪽 Leg의 음의 커패시터와 커패시터 CS1 (CS2)이 병렬이 된다. 따라서, 두 커패시터의 정전용량이 같다면 커패시터의 효과가 상쇄될 수 있다. 이때, CS1 (CS2)은 스위치와 방열판 사이의 기생 커패시터이기 때문에 공통모드 노이즈의 경로를 유발하며 이러한 커패시터의 효과를 상쇄한다면 공통모드 노이즈를 저감할 수 있다.
그림 6. Inverse coupling inductor model application.
그림 7은 공통모드 노이즈 저감을 검증하기 위해 그림 2의 Semi-Bridgeless PFC의 통합 시뮬레이션 모델에 Inverse coupling inductor model를 적용한 결과를 보여준다. Inverse coupling inductor 모델을 적용했을 때 4MHz 부근을 제외한 전반적인 대역에서 공통모드 노이즈의 저감이 확인됐으며 특히, 30MHz 부근의 고주파 대역에서는 공통모드 노이즈가 최대 20dBμV 감소하는 것을 확인하였다.
그림 7. Performance verification results of common-mode noise reduction techniques.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.