SiC MOSFET는 높은 내전압, 낮은 손실 및 고속 스위칭 특성을 바탕으로 고주파·고전력밀도 전력전자 시스템에 널리 적용되고 있다. 접합온도는 소자의 전기적 특성, 변환 효율 및 장기 신뢰성에 직접적인 영향을 미치는 핵심 인자이다. 특히 다수의 소자가 밀집 배치된 환경에서는 열원 간 열결합 효과가 발생하므로, 기존의 열저항 기반 또는 케이스 온도 기반 접합온도 추정 방법만으로는 충분한 예측 정확도를 확보하기 어렵다. 따라서 복잡한 방열 조건에서 SiC MOSFET의 접합온도를 정확하게 예측하기 위해서는 높은 계산 효율과 예측 정확도를 동시에 갖는 전기–열 결합 해석 기법이 요구된다.
그림 1. Flowchart of junction-temperature-dependent loss evaluation with electro-thermal iteration
그림 1은 본 연구에서 제안하는 전기–열 결합 해석 방법의 전체 절차를 나타낸다. 먼저 온도 의존형 손실 모델을 이용하여 각 소자의 손실을 계산하고, 해석적 열 모델을 통해 정션 온도를 산출한다. 이후 계산된 온도를 이용하여 손실을 갱신하는 전기–열 반복 과정을 수행하며, 온도가 수렴할 때까지 계산을 반복한다. 또한 열 해석 과정에서는 히트파이프 적용 여부와 대류 경계조건의 특성을 고려하여 적절한 해석 기법을 선택함으로써 다중 열원의 정션 온도를 효율적으로 예측한다.
그림 2. Equivalent Model of Heat Pipe Heat Sink
그림 2는 본 연구에서 제안한 히트파이프 방열판의 등가 열전도 모델을 나타낸다. 제안한 방법에서는 Mori–Tanaka 기법을 이용하여 히트파이프가 포함된 복합 구조를 균질한 이방성 재료로 등가화하였다. 또한 히트파이프의 체적분율(Volume Fraction)을 고려하여 각 방향의 등가 열전도도를 산정함으로써, 복잡한 히트파이프 구조를 효율적으로 모델링할 수 있다.
(a) (b)
그림 3. Equivalent Model of power cell with Heat Pipe Heat Sink:
(a) Top View of Multiple Heat Sources, (b) Side View of Multi-layer Heat Sources
그림 3은 본 연구에서 제안한 열해석 모델을 나타낸다. 그림 3(a)는 실제 파워셀 구조를 4개의 이산 열원으로 단순화한 평면 모델이며, 그림 3(b)는 MOSFET 패키지층, TIM층 및 히트파이프 방열판 등가층으로 구성된 다층 열전달 모델을 나타낸다. 이를 통해 복잡한 파워셀 구조를 효율적으로 해석할 수 있다
그림 4. Verification of of Power Loss between Parametric Model and Transient Simulation
그림 4는 파라미터 기반 손실 모델과 PSpice 스위칭 과도 시뮬레이션 결과를 비교한 것이다. 실선은 파라미터 모델 결과를, 점선은 시뮬레이션 결과를 나타낸다. 두 방법의 결과는 전반적으로 잘 일치하며, 특히 총 손실 및 도통 손실의 경우 온도 변화에 따른 경향이 거의 동일하게 나타난다. 이는 제안한 손실 모델이 다양한 온도 조건에서 실제 손실 특성을 정확히 반영할 수 있음을 의미한다.
(a) (b)
그림 5. Verification of Junction Temperature versus Power Dissipation: Analytical Model vs. CFD Simulation:
(a) MOSFETs 1 and 2; (b) MOSFETs 3 and 4
그림 5는 제안한 열모델의 검증 결과를 나타낸다. 그림 5(a)와 그림 5(b)는 각각 두 MOSFET 그룹의 접합 온도를 CFD 결과와 비교한 것으로, 전력 손실 변화에 따른 온도 특성을 정확하게 예측함을 확인할 수 있다. 또한 해석 결과와 CFD 결과가 전반적으로 우수한 일치를 보여 제안한 열모델의 유효성을 검증하였다.
(a)
(b)
그림 6. Verification of Electrical-Thermal Coupling Model: (a) Analytical Model vs. (b) CFD Simulation
그림 6은 제안한 전기–열 결합 해석 방법의 검증 결과를 나타낸다. 그림 6(a)와 그림 6(b)는 각각 제안한 방법과 Icepak 시뮬레이션의 온도 분포를 비교한 것으로, 최대 온도 오차는 2.17 ℃로 나타났다. 또한 계산 시간은 75초로, Icepak(8134초) 대비 약 108배의 속도 향상을 달성하였다. 이를 통해 제안한 방법의 높은 정확성과 계산 효율을 검증하였다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
WBG 반도체는 낮은 기생 커패시턴스, 낮은 온저항, 높은 열 전도성으로 인해 고속 스위칭이 가능해지며 고전력, 고신뢰성, 고효율 전력 변환 시스템이 가능해집니다. 하지만, WBG 전력 반도체는 고속 스위칭 특성으로 인해 오버슈트가 발생하게 되어 시스템의 안정성이나 신뢰성을 저하시킬 수 있다. 또한, WBG 전력 반도체는 고속 스위칭 특성으로 스위칭 손실은 저감할 수 있지만, EMI와 Noise를 크게 발생시킬 수 있습니다.
그림 1. 기존의 게이트 드라이버 슬루율 조절
그러나, 일반적인 게이트 드라이버는 dv/dt 와 di/dt의 slew-rate를 각각 조절할 수 없기 때문에 그림 1과 같이 오버슈트와 스위칭 손실이 트레이드 오프 관계가 됩니다. 이를 해결하기 위해 dv/dt 와 di/dt의 slew-rate를 각각 조절할 수 있는 능동 게이트 드라이버가 연구되고 있습니다.
제안하는 능동 게이트 드라이버는 기존의 게이트 드라이버 동작 파형 대비, dv/dt와 di/dt의 Slew-Rate를 독립적으로 조절하여 오버슈트와 스위칭 손실을 개선할 수 있습니다.
그림 2와 같이 턴온에서 오버슈트가 지난 dvdt 구간을 부분적으로 가속하면 동일한 오버슈트에서 스위칭 손실을 저감시킬 수 있습니다. 또한 didt에서 부분적으로 감속하면 스위칭 손실이 늘어나지 않으면서 오버슈트를 저감시킬 수 있습니다.
그림 3과 같이 턴오프에서는 오버슈트를 지난 didt 구간을 부분적으로 가속하면 동일한 오버슈트에서 스위칭 손실을 저감시킬 수 있습니다. 또한 dvdt에서 부분적으로 감속하면 스위칭 손실이 늘어나지 않으면서 오버슈트를 저감시킬 수 있습니다.
그림 2. 제안하는 능동 게이트 드라이버의 턴온 시 스위칭 손실 저감과 오버슈트 제어 파형
그림 3. 제안하는 능동 게이트 드라이버의 턴오프 시 스위칭 손실 저감과 오버슈트 제어 파형
이러한 dv/dt 와 di/dt를 독립적으로 조절할 수 있는 능동 게이트 드라이버를 가지고 다양한 제어 전략을 가질 수 있습니다.
예를 들어, 손실 최소화 제어 전략은, 전체 과도구간에서 가속을 진행합니다. 이에 따라 그림 4와 같이 턴온은 기존 게이트 드라이버 대비 스위칭 손실 46.78% 개선시킬 수 있으며, 턴오프는 그림 5와 같이 기존 게이트 드라이버 대비 스위칭 손실 32.32% 개선시킬 수 있습니다.
그림 4. 손실 최소화 제어 전략 턴온 파형
그림 5. 손실 최소화 제어 전략 턴오프 파형
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
최근 양방향 DC-DC 컨버터의 적용 사례로써 신재생 에너지, EV Charger, 전력계통 등 양방향 DC-DC 컨버터의 적용이 증가하고 있다. 그에 따라 V2G, V2X 등 양방향 전력 전송이 가능한 DC-DC 컨버터의 수요가 증가하고 있다. 양방향 토폴로지 중에서도 최근 DAB 컨버터가 주목을 받고 있다. 이는 높은 효율과 양방향 전력 전달 기능, 신뢰성을 요구하는 어플리케이션에 사용될 수 있으며, 소프트 스위칭 동작 및 고주파수 동작을 통한 고효율, 고밀도에 적합하다.
그림 1. Bidirectional Dual Active Bridge Converter
DAB컨버터는 1차 측 브릿지의 레그 간 Phase Shift 동작을 통해 1차 측 폴전압 얻을 수 있고, 2차 측 브릿지의 레그 간 Phase Shift를 통해 2차 측 폴전압을 얻을 수 있다. 브릿지 간 Phase Shift 동작인 Outer Phase Shift를 통해서 순방향 전력전달 또는 역방향 전력전달을 가능하게 한다. 이에 대한 DAB 컨버터의 등가 회로도가 오른쪽에 나타나 있다. 이에 따라 변압기에 인가되는 폴전압이 달라지게 되는데, 그것에 의한 Linear B-H의 모양 또한 달라지게 된다. 고전압 영역에서 SPS 모듈레이션을 사용할 경우 더 높은 철손으로 변압기 온도 상승을 야기할 수 있다. 낮은 자속밀도의 변화량을 맞추기 위해 그에따라 변압기 코어의 부피가 증가하게 된다. 따라서 고전압 영역에서 변압기 손실을 줄일 수 있는 모듈레이션 분석 기법이 필요하다.
그림2. Changes in core internal magnetic flux density according to inner phase
DAB 컨버터를 TPS 모듈레이션으로 동작시킬 때, 1차 측 내부 위상과 2차측 내부 위상, 브릿지간 외부 위상을 고려하면, DAB 컨버터의 등가모델을 변압기 폴전압에 대해서 간단화할 수 있다. 이때 DAB 컨버터가 낼 수 있는 파워의 영역에 따라서 저전력 모드, 중 중간 전력 모드, 고전력 모드로 나눌 수 있으며, 각 모드에 따른 정상상태 손실 분석이 필요하다.
그림3. Classification of modes by power
SQP 알고리즘을 이용한 효율 최적화 과정의 첫 번째로, 각 모드에 따른 손실 수식을 결정한다. 변압기의 손실을 나타내는 철손과 동손, 스위치의 손실을 나타내는 오프 손실과 도통 손실을 제어 변수에 대해 수식화하고, 전체 손실을 먼저 구한다. 해당 손실수식은 이후 최적화 과정에서 목점함수로 사용된다.
각 모드에 따른 손실모델을 바탕으로, 해당 손실을 SQP 알고리즘으로 최적화를 진행한다. 해당 모드를 만들기 위한 제어변수의 부등식 제약조건과 ZVS를 위한 부등식 제약조건 하에서, 각 제어변수에 대한 P_Loss의 기울기를 0으로 만드는 동작점을 도출한다. 이에 따라서 손실 최소화를 만족하는 최적 솔루션을 도출할 수 있다.
그림4. SQP optimization process
모듈레이션 기법에 따른 정상상태 효율 비교를 했을 때, SPS 및 DPS 모듈레이션의 경우 경부하 운전 영역에서 낮은 효율을 보이고, 제안하는 모듈레이션의 경우 경부하 및 중부하 운전 영역에서 비교군보다 높은 효율을 보인다.
그림5. Efficiency comparison according to modulation
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
DC Local Grid는 직류 운용을 통해 낮은 전력변환 단계로 고효율을 달성할 수 있으며, 주파수 제어가 필요 없어 제어가 단순하고, 높은 신뢰성을 확보할 수 있다는 장점을 가져 관심을 받고 있다. DC Local Grid는 계통 연계 및 독립 운전 모드로 운전할 수 있다. 이와 같은 두가지 운전 모드 간의 전환 시 연속적인 전력을 부하에 공급하기 위한 무순단 절환 제어 기법이 요구된다. 한편, 전력망의 새로운 위협인 사이버 공격이 등장하였다. 차단기 오동작을 목표로 하는 사이버 공격이 발생할 경우 기존 절환 제어 기법들은 유효성을 상실하게 되나, 이에 대한 고려가 이루어지지 않고 있다.
그림 1. Conventional ZSCC reduction control block diagram.
그림 1은 제안하는 시간 지연 기반 무순단 절환 기법이다. GFM Droop 제어를 확장한 구조로 3가지 구성 요소로 설계되었다. 차단기 양단의 전압 및 주파수 오차를 필터링하여 Droop 제어기 내부로 보상한다. 해당 보상 값은 Compensator Timing Controller(CTC)에 의해 주입 시점이 결정된다. CTC는 입력이 High에서 Low로 전환될 경우 일정 시간의 딜레이 이후 보상값의 주입을 비활성화한다. Event Detection Circuit은 AC 계통 고장 및 동기화 신호가 Nand 게이트로 입력되어 차단기 동작 신호를 출력한다. 이를 통해 계통 연계 및 독립 운전 모드 양방향 모드 전환 시 인위적인 전력 조절 없이 단일 제어기를 통한 무순단을 구현할 수 있다.
그림 2. Cyber attack vulnerabilities in the proposed method.
그림 2는 제안하는 절환 기법 내 EDC를 대상으로 차단기 오동작을 유발할 수 있는 사이버 공격인 MSCI, MPCI, Replay 공격에 대한 취약점을 식별하고 모델링하여 이에 대한 영향성 분석을 진행하였다. MSCI공격은 EDC 출력인 차단기의 상태를 즉각적으로 변조한다. MPCI 공격은 EDC 출력의 기준이 되는 기준 파라미터를 외부에서 변조하여 오동작을 유발하도록 하며, Replay 공격은 EDC의 입력부에 과거 데이터를 주입시켜 현재 계통의 상태를 은폐하고 로직의 오판단을 유도한다. 해당 사이버 공격에 대한 모델링은 정상, 고장, 동기화 구간에 해당하는 구간 동안 각각 수행되었다. 정상 구간은 AC 계통이 강건하며, 계통 연계 운전 모드로 동작되는 구간을 말하며, 고장 구간은 AC 계통에 고장이 발생하여 독립 운전 모드로 운전 중인 구간이다. 또한 동기화 구간은 AC계통 복구 후 EDC에 의해 차단기 양단의 동기화 판단이 이루어지기 전 독립 운전모드로 운전되는 구간이다.
그림 3. Simulation verification waveform.
(a) without proposed, (b)with proposed
그림 3은 제안하는 시간 지연 기반 절환 기법에 대한 검증 파형이다. PSCAD 시뮬레이션을 통해 검증하였으며, 그림 3(a)는 제안된 기법 적용 전, 그림 3(b)는 적용 후를 나타낸다. 제안된 기법을 적용하였을 때 AC 계통 고장 발생으로 인한 독립 운전 모드로의 전환 시 발생하는 과도를 65.4% 저감하였으며, AC 계통 복구 후 계통 연계 운전 모드로의 재연계 시 84.6% 저감되는 것을 확인하였다. 그림 3(b)는 더욱 신뢰도 높은 검증을 위해 계통 특성을 모의할 수 있는 실시간 시뮬레이터 RTDS 기반 C-HILS 검증 파형이다. 모드 전환 전 구간에서 98.7%의 전압 유지율을 달성하며 제안한 기법의 유효성을 검증하였다.
그림 4. C-HILS verification waveform.
그림 4는 더욱 신뢰도 높은 검증을 위해 계통 특성을 모의할 수 있는 실시간 시뮬레이터 RTDS 기반 C-HILS 검증 파형이다. 모드 전환 전 구간에서 98.7%의 전압 유지율을 달성하며 제안한 기법의 유효성을 검증하였다.
제안하는 기법은 단일 제어기를 통해 인위적인 전력 조절 없이 비계획된 상황에서도 무순단을 구현하였다. 그러나 물리적인 고장에 강건한 절환 기법 역시 차단기 오동작을 유발하는 사이버 공격에는 취약하며 시스템에 악영향을 끼치는 것을 확인하였다. 이를 통해 사이버 보안을 고려한 절환 제어 기법 연구로의 확장이 필요하다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
AC-DC 컨버터를 입출력 병렬로 구동하게 되면 출력 용량을 확장시킬 수 있고, 신뢰도와 효율을 증가시킬 수 있다. 전기자동차 급속충전기, 신재생에너지 등 전력수요가 증대되지만 단일 컨버터의 용량은 제한적이기 때문에 컨버터 병렬 구동이 필요하다. 하지만 비절연형 컨버터를 병렬로 구동하게 되면 병렬 컨버터 사이로 영상분 순환 전류가 발생하여 시스템 성능을 감소시키기 때문에 영상분 순환 전류 저감이 필요하다.
그림 1. Conventional ZSCC reduction control block diagram.
그림 1은 기존 영상분 순환 전류 저감 기법의 제어 블록 다이어그램이다. 우선 영상분 순환 전류 PI 제어를 통해 영상분 순환 전류를 저감하고, PI 제어로 저감되지 않는 영상분 듀티 차이에 의한 영상분 순환 전류를 저감시키기 위해 마스터와 슬레이브의 영상분 듀티 차이를 추가적으로 보상하여 영상분 순환 전류를 저감시킨다. 이러한 기존 연구는 영상분 순환 전류를 효과적으로 저감시키지만 통신 방식에 대해 언급하지 않고 신호 지연에 대한 고려가 되지 않았기 때문에 비동기 통신과 같이 신호 지연이 발생하는 통신을 사용하는 병렬 구조에는 적용하기 어렵다는 한계점이 있다.
(a) (b)
그림 2. Waveform of zero sequence duty, zero sequence duty difference, compensation value:
(a) Conventional method, (b) Proposed Method.
그림 2.(a)는 앞서 설명한 것처럼 통신 신호 지연이 있는 상황에서의 영상분 듀티, 영상분 듀티차이, 보상값이다. 신호 지연으로 인해 잘못된 큰 보상값이 생성되고 이로 인해 보상 효과가 미비하거나 전체적인 제어가 불안정해질 수 있다. 따라서 그림 2.(b)와 같이 발생할 수 있는 신호 지연보다 긴 주기로 영상분 듀티 성분의 평균값을 계산하고, 이를 통해 영상분 듀티 성분 평균값의 차이를 보상하면 보다 안정적으로 보상을 진행할 수 있다. 이렇게 제안하는 듀티 평균 보상 방식으로 평균값의 차이를 보상하면 통신 신호 지연의 영향을 받지 않고 보상을 진행할 수 있다.
(a) (b)
그림 3. Duty average compensation method block diagram:
(a)Master controller, (b)Slave controller.
그림 3은 제안하는 듀티 평균 보상 기법의 제어 블록 다이어그램이다 그림 3.(a)의 마스터 제어기는 영상분 듀티 성분을 계산한 뒤 통신을 통해 슬레이브 제어기로 영상분 듀티 성분을 송신하고, 그림 3.(b)의 슬레이브 제어기는 슬레이브 제어기의 영상분 듀티 성분을 계산하고, 통신을 통해 마스터의 영상분 듀티 성분을 수신한 뒤, 발생할 수 있는 최대 신호 지연보다 긴 시간으로 영상분 듀티 성분들의 평균 값을 구하고, 이 차이를 보상하여 영상분 순환 전류를 저감한다. 이렇듯 제안하는 기법을 적용하여 발생할 수 있는 최대 신호 지연보다 긴 시간으로 영상분 듀티 성분의 평균을 구하고 그 차이를 보상하기 때문에 신호 지연의 영향을 받지 않고 영상분 듀티를 보상하여 순환 전률를 저감할 수 있다.
(a) (b)
그림 4. Simulation waveform of three-phase input current and ZSCC:
(a) Without proposed method, (b) With Proposed method
그림 4는 제안된 듀티 평균 보상 기법의 유효성을 검증하기 위해 제안하는 기법을 적용하지 않았을 때와 적용했을 때의 PSIM 시뮬레이션 결과를 비교한 것이다. 그림 4.(a)의 제안하는 기법을 적용하지 않았을 때와 비교해서 그림 4.(b) 제안하는 기법을 적용한 파형을 비교해보면 영상분 순환 전류가 효과적으로 저감되는 것을 확인할 수 있고, 이를 통해 제안하는 기법의 유효성을 검증하였다
그림 5. Comparison with and without proposed method.
그림 5는 진행한 시뮬레이션을 수치적으로 나타낸 그림이다. 수치적으로 비교 및 해석을 진행하면, 순환 전류의 최대값이 3.85A에서 1.21A로 저감되어 약 81% 저감되는 것을 확인할 수 있고, 실효값은 1.14A에서 0.23A로 저감되어 약 80% 저감되는 것을 확인할 수 있다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
전력변환 시스템에서 고속 스위칭 동작은 고주파 노이즈를 유발하며, 이는 의도하지 않은 전자기 간섭(Electromagnetic Interference, EMI)을 발생시킨다. 특히, 차세대 전력반도체 기술의 발전으로 인해 시스템은 점점 더 고속 스위칭으로 동작하고 있으며, 이로 인해 고효율, 고신뢰성, 고전력밀도 구현이 가능해졌지만 동시에 시스템 전반에 오동작을 유발할 수 있는 EMI 문제가 심화되고 있다. 따라서 EMI를 효과적으로 저감하는 기술이 필수적이며, 그 중에서도 복잡한 제어나 알고리즘 없이 적용 가능한 EMI 필터 기술 및 이를 개선한 고성능 노이즈 저감 필터에 대한 관심이 높아지고 있다.
|
그림 1. Noise current circuit of power conversion systems |
그림 1은 전력변환 시스템에서 발생하는 공통모드(Common Mode) 및 차동모드(Differential Mode) 노이즈 전류의 흐름을 나타낸다. 공통모드 전류는 기생 커패시턴스를 경유하여 접지 방향으로 동일하게 흐르며, 고주파 영역에서 EMI 필터가 동작할 때 필터 성능 저하 및 EMI 증가의 주요 원인이 된다. 일반적으로 공통모드 필터는 공통모드 초크와 Y 커패시터로 구성되며, 이때 Y 커패시터의 공차(Tolerance)에 따른 설계 오차와 공통모드 초크 내부 권선 간에 형성되는 기생 커패시턴스는 고주파수 영역에서 필터의 감쇠 성능을 저하시킬 수 있다. 따라서, 고주파 EMI 저감을 위해서는 공통모드 초크 설계 시 권선 및 초크 구조에서 발생하는 기생 커패시턴스를 정밀하게 고려한 설계 접근이 필요하다.
|
그림 2. Plan view of common mode choke (a) Top view of common mode choke, (b) Side view of common mode choke |
그림 2는 공통모드 초크에서 발생하는 주요 기생 커패시턴스를 나타낸다. 공통모드 필터 초크의 상단 및 측면에서 형성되는 기생 커패시턴스는 등가 병렬 커패시턴스(Equivalent Parallel Capacitance, EPC)로 모델링된다. 그림 2(a)는 권선 간에 형성되는 기생 커패시턴스인 Turn-to-Turn Capacitance(Ctt)를, 그림 2(b)는 권선과 초크 간에 형성되는 Turn-to-Choke Capacitance(Ctc)를 각각 나타낸다.
 |
그림 3. Equivalent circuit (a) Wheatstone bridge circuit (b) Common Mode filter equivalent circuit using a Wheatstone bridge circuit |
앞서 언급한 Y 커패시터의 공차로 인한 임피던스 불균형 문제를 보완하고 공통모드 노이즈를 저감하기 위해, 그림 3의 휘트스톤 브리지(Wheatstone Bridge) 구조를 활용한 임피던스 밸런싱 기법을 적용한다. 공통모드 필터의 초크에서 발생하는 기생 커패시턴스(EPC)와 Y 커패시터의 임피던스 밸런싱으로 전력변환회로의 고주파 노이즈를 저감하고자 한다.
이를 위해 제안하는 보빈 구조인 그림 4를 통해 권선 간의 거리를 조절하여 각 상에 존재하는 기생 커패시턴스를 최소화하고, Y 커패시터와의 임피던스 밸런싱을 만족시킨다. 기생 커패시턴스는 권선 간 거리(dwire)에 따라 크게 영향을 받기 때문에, 본 연구에서는 dwire를 조정할 수 있는 새로운 보빈 구조를 제안한다. 그림 4에 제시된 보빈은 8mm의 dwire로 감은 공통모드 초크용 보빈(a)과 12mm의 dwire로 감은 공통모드 초크용 보빈 (b)으로, 이동형 핀을 이용해 홈이 파여진 보빈의 상하 방향으로 이동시켜 dwire를 조절할 수 있다. 이를 통해 공통모드 초크의 EPC를 제어하고, 휘트스톤 브리지 기반 임피던스 밸런싱 구조를 만족시켜 고주파 공통모드 노이즈를 효과적으로 저감할 수 있다.
 |
그림 4. 3D model plan of common mode filter with proposed bobbin applied (a) Side of the bobbin, (b) Model with dwire 8mm |
보빈을 활용하여 권선 간 거리(dwire)가 가까울수록 등가 병렬 커패시턴스(EPC)가 증가하고, 거리가 멀어질수록 등가 병렬 커패시턴스(EPC)가 감소하는 경향을 확인하였다. 이러한 특성을 기반으로, 제안하는 보빈 구조는 Y 커패시터의 공차(Tolerance)를 고려하여 EPC와의 임피던스 밸런싱 조건을 만족하도록 설계한다. 이는 권선 간의 거리(dwire)를 조정함으로써 공통모드 노이즈 저감 성능을 개선할 수 있으며, 이는 실험을 통해 검증한다.
그림 5는 1 MHz에서 5 MHz 사이의 고주파 대역에서 EPC가 EMI 공통모드 노이즈 특성에 미치는 영향을 보여준다. 보빈이 적용되지 않은 조건[case 1]은 공통모드 필터가 없는 상태이며 공통모드 노이즈가 가장 높게 측정되었다. 기존 보빈을 적용한 조건[case 2] 은 임피던스 밸런싱이 이루어지지 않은 상태로, 공통모드 필터는 존재하지만 불균형으로 인해 노이즈 감쇠가 제한적이었다. 한편, 제안하는 임피던스 밸런싱을 적용한 조건 중 EPC가 높은 경우[case 3] 와 EPC가 낮은 경우[case 4]를 비교하면, 동일한 임피던스 비인 상수 k를 유지하더라도 EPC가 낮을수록 공통모드 노이즈가 더욱 효과적으로 억제됨을 확인할 수 있다.
 |
그림 5. Comparison of impedance characteristics by parasitic capacitance according to conditions (a) Quasi-peak, (b)Average |
실험 결과, 고주파 대역에서 공통모드 노이즈 저감 성능이 향상되었으며, 특히 임피던스 밸런싱이 만족된 조건의 1.503 MHz에서 최대 9.74 dBµV 수준의 노이즈 저감 효과가 확인되었다. 이를 통해, 공통모드 초크의 권선 간 거리를 조정함으로써 기생 커패시턴스를 효과적으로 제어할 수 있으며, 이는 EMI 필터의 고주파 성능 향상에 직접적인 기여를 할 수 있음을 실험적으로 검증하였다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
WBG 반도체 중 SiC MOSFET은 고전압, 고속 스위칭, 고온 동작이 가능하여 전력전자 산업에서 핵심적인 요소로 사용된다. 하지만, SiC MOSFET은 고속 스위칭 특성으로 인해 오버슈트가 발생하게 되어 시스템의 안정성이나 신뢰성을 저하시킬 수 있다. 또한, SiC MOSFET은 고속 스위칭 특성으로 스위칭 손실은 저감할 수 있지만, EMI와 Noise를 크게 발생시킬 수 있다. 따라서, SiC MOSFET의 오버슈트와 스위칭 손실을 모두 줄일 수 있는 제어 방법이 요구되어지고 있으며, 능동 게이트 드라이버는 좋은 해결 방안으로 사용되어진다.
그림 1. Proposed Active Gate Driver
그림 1은 제안하는 능동 게이트 드라이버를 나타낸다. 이는 센싱 회로(Sensing Circuit), 제어 유닛 (Control Unit), 출력 회로 (Output Circuit)으로 구성되어있으며, 오버슈트 측정을 통해 스위칭 과도 구간을 분리하여 오버슈트와 스위칭 손실을 제어하는 구간을 분리한다. 이를 위해, 센싱 회로는 스위칭 과도 구간을 파악하고 오버슈트를 측정하며, 출력 회로는 Current Source Driver를 통해 SiC MOSFET을 구동시키며, 게이트 전류의 크기를 조절한다. 그리고 제어 유닛은 스위칭 손실을 계산하고 이를 기반으로 게이트 전류를 조정하여 스위칭 손실을 제어한다.
(a) (b)
그림 2. Swtiching Stage Detection using Triangle Simiarity Ratio (a) Turn-on, (b) Turn-off
(a) (b)
그림 3. Proposed Swtiching Waveforms (a) Turn-on, (b) Turn-off
그림 2는 삼각형 닮음비를 통해 스위칭 과도 구간을 분리하는 방법을 나타낸다. 제안하는 방법은 오버슈트와 스위칭 과도 시간을 측정하여 삼각형 닮음비를 통해 턴-온과 턴-오프에서 오버슈트와 스위칭 손실을 제어하는 구간을 분리한다. 그림3은 제안하는 능동 게이트 드라이버의 제어 방법을 나타내며, 분리된 스위칭 과도 구간을 바탕으로 오버슈트와 스위칭 손실을 독립적으로 제어하는 기법을 나타낸다.
그림 4. Proposed Loss Model
그림 4는 제안하는 손실 모델을 나타낸다. 스위칭 손실을 제어하기 위해서는 정확한 스위칭 손실을 계산하는 것이 요구되어진다. 제안하는 손실 모델은 측정된 오버슈트 값을 스위칭 손실 계산에 반영하여 스위칭 손실 계산의 정확도를 높인다.
(a) (b)
그림 5. Verification of Loss Model Accuracy Based on Drain-Source Voltage
(a) Turn-on (b) Turn-off
그림 5는 제안하는 손실 모델의 검증을 위해 부하 전압에 따른 스위칭 손실의 정확도를 나타낸다. 턴-온과 턴-오프에서 부하 전압은 400V, 500V, 600V로 가변하였으며, 이때 전압에 따른 최대 정확도는 턴-온에서 99.42%, 턴-오프에서 94.97%으로 계산되었다.
(a) (b)
그림 6. Verification of Loss Model Accuracy Based on Gate Current
(a) Turn-on (b) Turn-off
그림 6는 게이트 전류 변동에 따른 스위칭 손실의 정확도를 나타낸다. 턴-온과 턴-오프에서 계산된 손실 모델의 정확도는 각각 99.42%, 98.12%으로 계산되었다.
(a) (b)
그림 7. Verification of Overshoot Control Performance Based on Gate Current
(a) Turn-on (b) Turn-off
그림 7은 게이트 전류에 따른 오버슈트 제어 성능을 나타낸다. 턴-온에서는 전류 오버슈트를 최대 21.4%까지 저감할 수 있으며, 턴-오프에서는 전압 오버슈트를 최대 9.4%까지 저감할 수 있음을 나타낸다.
(a) (b)
그림 8. Verification of Switching Loss Control Performance Based on Gate Current
(a) Turn-on (b) Turn-off
그림8은 게이트 전류에 따른 스위칭 손실 제어 성능을 나타낸다. 턴-온에서는 동일 오버슈트 조건에서 턴-온 손실을 최대 40.95%까지 저감할 수 있으며, 턴-오프에서는 동일 오버슈트 조건에서 턴-오프 손실을 최대 23.02%까지 저감할 수 있음을 나타낸다. 이를 통해 스위칭 손실과 오버슈트가 독립적으로 제어가 가능함을 알 수 있다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
최근 전력전자는 신재생 에너지, 전기자동차, 항공 우주 산업등 다양한 분야에 적용되고 있으며 이에 따라 높은 효율,전력밀도, 그리고 높은 신뢰성을 갖는 전력변환장치에 대한 수요가 증가하고 있다. LLC 공진형 컨버터는 널리 사용되는 DC-DC 전력변환장치 중 하나로, 소프트 스위칭과 고주파 스위칭을 통해 앞서 설명한 현대 전력전자의 요구사항을 충족할 수 있는 핵심 전력변환장치이다.
그림1. Design of LLC Resonant Converter.
이러한 LLC 공진형 컨버터는 우수한 장점이 있음에도 불구하고, 그림1과 같이 스위치, 자성체, 커패시터 및 기타 여러 부품과 같은 다양한 설계 변수뿐 아니라 설계 변수간의 제약조건, 복잡성 및 상관 관계도 함께 고려해야 하므로 이를 모두 고려하여 컨버터를 잘 설계하는 것은 어렵다. 따라서, 변수의 다양성, 의존성 및 복잡성 등의 어려움을 극복하여 LLC 공진형 컨버터를 설계 하는 것이 중요하며 이때 각 설계 변수 및 제한조건, 달성하고자 하는 목표를 효과적으로 고려할 수 있는 최적 설계를 수행하며 이를 통해 전력 변환 장치의 고효율, 고밀도 및 고성능을 달성할 수 있다.
그림2. Proposed multi objective optimal design method.
그림 2는 제안하는 LLC 공진형 컨버터의 종합 다목적 최적설계 구조를 나타낸 그림으로 첫번째 단계는 다목적 최적설계 문제를 정식화를 수행하며, 두번째 단계는 복합해석모델을 이용하여 통합형 구조 기반 최적설계를 수행한다. 이후 세번째 단계에서 최적설계점을 찾기 위한 다목적 유전 알고리즘과 같은 다목적 최적화 알고리즘을 적용하여 최적해를 도출하는 단계이다. 구체적으로 첫번째 단계에서는 용량, 입력 전압, 출력 전압과 같은 동작 조건을 고려한 다목적 최적 설계 문제를 파악하고 효율 최대화 및 부피 최소화 같은 목적함수를 선정한다.
그림3. Integrated structure based optimal design with hybrid analysis model
다음 단계에서는 그림 3과 같이 통합형 최적설계 구조 내의 상호 연계변수를 이용하여 LLC 공진형 컨버터 모든 설계 변수 정리하는 단계로 각 상호 변수의 관계성을 파악하기 위해서는 복합해석모델이 활용된다. 구체적으로 AI 기반 해석모델을 통해 자성체 설계변수 및 상호 연계 변수의 관계성을 파악하고 이들의 관계를 정리한다. 마찬가지로 개선된 수식 기반 해석모델을 통해 상호 연계 변수와 공진 네트워크 및 컨버터 설계변수의 관계성을 파악하고 정리하여 통합형 구조를 통해 본 연구에서 제안하는 통합형 다목적 최적설계를 수행할 수 있다.
(a) (b)
그림4. The comparison of efficiency according to various parameters of LLC resonant converter (a) resonant frequency (b) resonant Inductance
그림 4는 LLC 공진형 컨버터의 다양한 설계변수를 직접 변경함에 따라 제안된 기법에서 도출된 최적설계점이 실제 최적의 설계 점인지를 확인하는 과정이다. 그림 4 (a)는 공진주파수의 크기를 변경함에 따라, 그림 4 (b)는 공진 인덕턴스 크기를 변경함에 따라 측정한 결과 도출된 최적설계점에서 최고 실측 효율 값을 나타냄을 확인하였다. 이 뿐만 아니라 턴 수비, 자화 인덕턴스 크기, 자성체 코어의 종류 등 다양한 설계 변수를 변경함에 따라 제안하는 기법을 통해 도출된 최적설계점의 최적성을 검증하였다.
(a) (b)
그림5. Performance comparison of efficiency and volume (a) conventional method (b) proposed method
그림 5는 기존 기법인 순차적 구조의 최적 설계와 본 연구에서 제안하는 통합형 구조의 최적설계의 성능을 비교하기 위해 실제 기법 별 도출된 최적설계점을 토대로 시작품 제작 및 실측 값을 비교한 그림이다. 그림 5 (a)는 기존 기법 기반 도출된 최적설계점의 파레토 집합이며 그림 5 (b)는 제안하는 기법 기반 도출된 최적설계점의 파레토 집합이다. 제안된 기법을 통해 도출된 최적설계점에서의 시작품의 효율 실측 값은 96.5[%]로 기존 기법을 통해 도출된 최적 설계점에서의 시작품 효율 실측 값인 95.4[%]보다 1.1% 정도 높았으며 이를 통해 기존 기법 대비 제안한 기법을 통해 효율을 1~1.5%정도 향상시킬 수 있음을 확인하였다. 또한 부피의 경우 제안하는 기법의 경우 620.3[cm3]로 측정되었으며 기존 기법은 681.7[cm3]로 측정되었습니다. 이를 통해 전력밀도의 경우도 10% 정도 향상시킬 수 있는 최적설계를 진행할 수 있었다. 결론적으로 제안하는 최적설계 기법을 통해 기존 기법대비 고효율 고밀도를 달성할 수 있는 설계점을 제공할 수 있음을 확인할 수 있다.
그림6. The comparison of computation time between conventional method and proposed method based on number of design set
그림 6은 설계 가짓수가 증가함에 따라 제안하는 기법 및 기존 기법의 연산시간을 비교하는 그림으로 가짓수가 늘어남에 따라 기법 간의 연산 시간차이가 점차적으로 증가함을 알 수 있으며 10,000(개)를 기준으로 기존 기법은 26,000분이 소요되는 반면 제안하는 기법은 대략 절반 정도인 14,000분이 소요됨을 알 수 있다. 결론적으로 제안하는 기법은 연산시간 측면에서도 기존 기법 대비 효과적으로 다목적 최적설계를 수행함을 확인하였다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
DC Local Grid는 다수의 신재생 에너지원 기반 분산 전원, 에너지 저장장치 및 부하로 구성된 전력 시스템으로, 직류 기반의 운영을 통해 낮은 전력변환단계로 인한 높은 효율성과 별도의 무효전력 및 주파수 제어가 필요 없는 제어 단순성이라는 장점을 가진다. DC Local Grid의 제어 전략에 있어 중앙 제어기가 모든 제어기들을 관리하는 중앙 집중형 방식이 아닌, 각 컨버터의 제어기에서 독립적으로 제어를 수행하는 분산 제어 방식에 관한 관심이 증가하고 있다.
그림 1. Bidirectional Interlinking Converter: (a) Grid Following Control. (b) Grid Forming Control.
그림 1은 DC Local Grid 내 양방향 인터링킹 컨버터(BIC) 의 두 가지 제어 전략인 Grid Following 제어 방법과 Grid Forming 제어 방법을 보여준다. Grid Following 컨버터는 계통 전압으로부터 위상을 추출하여, 위상에 맞추어 전류를 주입하는 방식으로 동작한다. 이때, 계통의 전압이 불안정한 Weak Grid에서 Grid Following 제어는 불안정하게 동작할 가능성이 높다. 반면, Grid Forming 컨버터는 특정한 전압 크기와 위상을 출력하는 방식으로 동작하여, 약계통에서도 안정적으로 제어가 가능하며 많은 연구적 관심을 받고 있다. 하지만, Grid Forming 제어와 분산 제어를 통합하는 연구는 아직 미흡한 실정이다.
그림 2. Proposed Distributed Grid Forming Control.
그림 2는 Weak Grid 환경에서 DC Local Grid의 안정성을 확보하기 위해 제안한 분산형 Grid Forming 제어 방식을 보여준다. 제안된 방법은 크게 두 가지 단계로 구성된다. 첫 번째는 DC 전압 공칭값과 AC 유효 전력을 기반으로 DC 전압 목표치를 조정하는 Droop 단계이다. 두 번째는, 조정된 DC 전압 목표치와 DC 전압 측정치 간의 차이를 이용해 Grid Forming 출력 주파수를 제어하는 단계이다. 이때, q축 전압 주입을 통하여 안정적인 Grid Forming 동작이 가능하도록 설계되었다. 또한, Droop 제어에서 AC 유효 전력을 사용하여 DC 전류 센서를 필요로 하지 않도록 하였으며, Droop 제어와 Grid Forming 제어의 결합으로 발생할 수 있는 진동 문제를 완화하기 위해 notch filter를 도입하였다.
그림 3. (a) Pole-zero map for increasing RD. (b) Bode plot comparison with and without notch filter.
그림 3은 소신호 모델링을 통해 Droop 계수 RD 증가에 따른 시스템의 극점 이동과 notch filter의 효과를 분석한 결과를 보여준다. 그림 3.(a)에서, RD가 증가함에 따라 시스템의 극점이 오른쪽으로 이동하여 시스템이 불안정해지는 것을 확인할 수 있다. 그림 3.(b)에서는, notch filter가 없는 경우 불안정한 진동이 발생하지만, notch filter를 적용하면 이러한 불안정성이 완화됨을 알 수 있다.
그림 4. Comparison of simulation results for DC Local Grid: (a) Grid Following-based distributed control. (b) Proposed distributed Grid Forming control.
그림 4는 제안된 분산형 Grid Forming 제어의 유효성을 검증하기 위해 기존 Grid Following 기반 분산 제어와의 시뮬레이션 결과를 비교한 것이다. 그림 4.(a)에서, 15초에 Short Circuit Ratio (SCR)이 2로 낮아져 Weak Grid 상태가 되면 Grid Following 방식은 불안정하게 동작함을 확인할 수 있다. 그림 4.(b)에서는 제안된 분산형 Grid Forming 제어 방식이 SCR=2인 Weak Grid 환경에서도 안정적으로 동작하며, BIC와 ESS의 출력 전력이 유사한 결과를 통해 분산 제어가 적절히 수행됨을 알 수 있다.
그림 5. System response comparison for increase droop coefficient RD: responses with notch filter (Red) and without notch filter. (Blue)
그림 5는 Droop 계수 RD 증가에 따른 시스템 응답을 notch filter 유무로 비교한 것이다. notch filter가 없는 경우, RD 증가에 따라 불안정성이 발생함을 확인할 수 있지만, notch filter가 있는 경우 이러한 불안정성을 완화하며 안정적인 동작이 가능함을 알 수 있다.
그림 6. Step response of dc voltage reference: System response comparison for cases (a) without notch filter. (b) with notch filter.
그림 6은 DC 전압 지령을 계단 변경 시 notch filter 유무에 따른 시스템 응답을 비교한 것이다. notch filter가 없는 경우, DC 전압 제어 시 진동이 발생하지만, notch filter를 적용하면 이러한 진동이 완화되며 안정적인 동작이 가능함을 확인할 수 있다. 따라서, 제안된 분산형 Grid Forming 제어는 Droop 제어와 Grid Forming 제어의 결합으로 발생하는 진동 문제를 notch filter로 완화하였으며, Weak Grid 환경에서도 안정적인 분산 제어 성능을 입증하였다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
Wide bandgap (WBG) 전력 반도체인 Silicon carbide (SiC)와 gallium nitride (GaN)는 고밀도 달성과 고온에서도 안정적인 작동이 가능하며, 스위칭 성능 또한 매우 뛰어나다. 현대 전력 전자 산업에서 이러한 WBG 전력 반도체는 가전제품, 전기차 충전기, 산업용 전원 등 다양한 분야에서 활용되며, 높은 효율과 신뢰성을 요구한다. 그러나 WBG 전력 반도체는 기존의 실리콘 (Si) 전력 반도체와 비교하여, 높은 di/dt와 dv/dt 특성을 가지고 있다. 그리고 회로 단락이 발생했을 때 견딜 수 있는 시간이 훨씬 짧다는 문제점이 존재한다. 따라서 WBG 전력 반도체를 안정적으로 구동하기 위해선 강인한 스위칭 노이즈 내성과 빠른 단락 보호 회로가 요구된다.
그림 1. Conventional desaturation detection method.
(a) Conventional circuit of Gate Based Desaturation detection. (b) Main Waveform.
그림 1 (a)은 기존의 게이트 기반 desaturation 보호 회로를 보여준다. 이 회로는 device under test (DUT)의 전압을 센싱하여 desaturation 상황을 검출하는 방식이다. 그림 1 (b)는 이 회로의 주요 파형이다. 센싱되는 전압 vs는 저항에 의해 분배된 게이트 전압, Desat 다이오드 D1의 포워드 전압, 그리고 DUT에 걸리는 전압의 합으로 구성됩니다. DUT에 흐르는 전류가 증가하면 센싱 전압도 상승합니다. 이 센싱 전압은 폴트 레퍼런스 전압과 비교되어, 폴트 레퍼런스 전압을 초과할 경우 고장 신호를 발생시킨다.
기존 방법의 한계점은 고효율을 위해 낮은 Rds(on)을 선정할 경우 vs의 센싱 민감도가 낮아진다는 점이다. 또한, 높은 전압에서 DUT를 구동할 때는 Desat 다이오드 D1의 수가 증가하여, 정상 상태에서의 vs가 증가한다. 이는 마진 전압을 낮추고 노이즈로 인한 오동작의 가능성을 높인다.
그림 2. Proposed desaturation detection method.
(a) Proposed circuit of Gate Based Desaturation detection. (b) Main Waveform.
이러한 한계점을 해결하기 위해 본 연구에서는 제너 다이오드와 비반전 증폭기를 사용하여 마진전압을 확보하고 vs의 센싱 민감도를 향상시켰다. 제안한 회로는 그림 2(a)와 같다. 그리고 그림 2(b)는 제안한 회로의 주요 파형이다. 첫 번째 파형은 게이트 전압, 두 번째 파형은 게이트-소스 전압, 세 번째 파형은 DUT의 드레인-소스 전압을 나타낸다. 네 번째 파형은 센싱 전압과 폴트 래퍼런스 전압을 보여주며, 여기서 vs와 래퍼런스 전압의 차이가 마진 전압이다. 이 마진 전압을 증가시키기 위해 본 연구에서는 제너 다이오드를 도입하였다. 이로 인해 vs가 제너 다이오드의 전압만큼 감소하게 되었다. 이 파형은 주황색으로 강조하였다. 추가로, 센싱 민감도를 높이기 위해 k배의 이득을 가지는 비반전 증폭기를 사용하였다. 이를 통해 민감도가 k배 증가함을 파형에서 확인할 수 있다. 결과적으로 제너 다이오드와 증폭기의 사용은 센싱 민감도를 향상시키고 충분한 마진 전압을 확보할 수 있다.
그림 3. Experimental waveforms of the short-circuit test under 500 V dc voltage.
(a) Situation on Fault Under Load. (b) Situation on Hard Switching Fault.
그림 3은 fault under load (FUL)과 hard switching fault (HSF) 상황에서 검증한 파형이다. FUL에서는 35ns에 검출하였고, IC 딜레이를 거쳐서 총 390ns 이후에 정상적으로 DUT를 정지함을 확인하였다. 또한, HSF 상황에서는 210ns에 검출, 총 530ns에 정지함을 확인하였다. 두 가지 상황 모두 정상적으로, 그리고 매우 빠르게 검출함을 알 수 있다.
그림 4. Experimental waveforms of the sensing sensitivity.
(a) Without Zener Diode. (b) With Zener Diode.
그림 4는 제너 다이오드 유무에 따른 센싱 민감도를 보여준다. 그림 4(a)의 경우 제너 다이오드 없이 증폭기만 사용하여 측정한 결과이고, 그림 4(b)는 제너 다이오드와 증폭기를 사용하였다. 제너 다이오드 덕분에 증폭비를 더울 증가시킬 수 있었고 이에 따라 센싱 민감도도 50.667mV/A에서 92.667mV/A로 증가됐다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
PRIVACY POLICY｜AGREEMENT ｜Recent Advances
HANYANG UNIV. 602. Engineering Center. 222. WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA
TEL : +82-2220-0341 FAX : +82-2220-0570
