SiC MOSFET는 높은 내전압, 낮은 손실 및 고속 스위칭 특성을 바탕으로 고주파·고전력밀도 전력전자 시스템에 널리 적용되고 있다. 접합온도는 소자의 전기적 특성, 변환 효율 및 장기 신뢰성에 직접적인 영향을 미치는 핵심 인자이다. 특히 다수의 소자가 밀집 배치된 환경에서는 열원 간 열결합 효과가 발생하므로, 기존의 열저항 기반 또는 케이스 온도 기반 접합온도 추정 방법만으로는 충분한 예측 정확도를 확보하기 어렵다. 따라서 복잡한 방열 조건에서 SiC MOSFET의 접합온도를 정확하게 예측하기 위해서는 높은 계산 효율과 예측 정확도를 동시에 갖는 전기–열 결합 해석 기법이 요구된다.
그림 1. Flowchart of junction-temperature-dependent loss evaluation with electro-thermal iteration
그림 1은 본 연구에서 제안하는 전기–열 결합 해석 방법의 전체 절차를 나타낸다. 먼저 온도 의존형 손실 모델을 이용하여 각 소자의 손실을 계산하고, 해석적 열 모델을 통해 정션 온도를 산출한다. 이후 계산된 온도를 이용하여 손실을 갱신하는 전기–열 반복 과정을 수행하며, 온도가 수렴할 때까지 계산을 반복한다. 또한 열 해석 과정에서는 히트파이프 적용 여부와 대류 경계조건의 특성을 고려하여 적절한 해석 기법을 선택함으로써 다중 열원의 정션 온도를 효율적으로 예측한다.
그림 2. Equivalent Model of Heat Pipe Heat Sink
그림 2는 본 연구에서 제안한 히트파이프 방열판의 등가 열전도 모델을 나타낸다. 제안한 방법에서는 Mori–Tanaka 기법을 이용하여 히트파이프가 포함된 복합 구조를 균질한 이방성 재료로 등가화하였다. 또한 히트파이프의 체적분율(Volume Fraction)을 고려하여 각 방향의 등가 열전도도를 산정함으로써, 복잡한 히트파이프 구조를 효율적으로 모델링할 수 있다.
(a) (b)
그림 3. Equivalent Model of power cell with Heat Pipe Heat Sink:
(a) Top View of Multiple Heat Sources, (b) Side View of Multi-layer Heat Sources
그림 3은 본 연구에서 제안한 열해석 모델을 나타낸다. 그림 3(a)는 실제 파워셀 구조를 4개의 이산 열원으로 단순화한 평면 모델이며, 그림 3(b)는 MOSFET 패키지층, TIM층 및 히트파이프 방열판 등가층으로 구성된 다층 열전달 모델을 나타낸다. 이를 통해 복잡한 파워셀 구조를 효율적으로 해석할 수 있다
그림 4. Verification of of Power Loss between Parametric Model and Transient Simulation
그림 4는 파라미터 기반 손실 모델과 PSpice 스위칭 과도 시뮬레이션 결과를 비교한 것이다. 실선은 파라미터 모델 결과를, 점선은 시뮬레이션 결과를 나타낸다. 두 방법의 결과는 전반적으로 잘 일치하며, 특히 총 손실 및 도통 손실의 경우 온도 변화에 따른 경향이 거의 동일하게 나타난다. 이는 제안한 손실 모델이 다양한 온도 조건에서 실제 손실 특성을 정확히 반영할 수 있음을 의미한다.
(a) (b)
그림 5. Verification of Junction Temperature versus Power Dissipation: Analytical Model vs. CFD Simulation:
(a) MOSFETs 1 and 2; (b) MOSFETs 3 and 4
그림 5는 제안한 열모델의 검증 결과를 나타낸다. 그림 5(a)와 그림 5(b)는 각각 두 MOSFET 그룹의 접합 온도를 CFD 결과와 비교한 것으로, 전력 손실 변화에 따른 온도 특성을 정확하게 예측함을 확인할 수 있다. 또한 해석 결과와 CFD 결과가 전반적으로 우수한 일치를 보여 제안한 열모델의 유효성을 검증하였다.
(a)
(b)
그림 6. Verification of Electrical-Thermal Coupling Model: (a) Analytical Model vs. (b) CFD Simulation
그림 6은 제안한 전기–열 결합 해석 방법의 검증 결과를 나타낸다. 그림 6(a)와 그림 6(b)는 각각 제안한 방법과 Icepak 시뮬레이션의 온도 분포를 비교한 것으로, 최대 온도 오차는 2.17 ℃로 나타났다. 또한 계산 시간은 75초로, Icepak(8134초) 대비 약 108배의 속도 향상을 달성하였다. 이를 통해 제안한 방법의 높은 정확성과 계산 효율을 검증하였다.
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
WBG 반도체는 낮은 기생 커패시턴스, 낮은 온저항, 높은 열 전도성으로 인해 고속 스위칭이 가능해지며 고전력, 고신뢰성, 고효율 전력 변환 시스템이 가능해집니다. 하지만, WBG 전력 반도체는 고속 스위칭 특성으로 인해 오버슈트가 발생하게 되어 시스템의 안정성이나 신뢰성을 저하시킬 수 있다. 또한, WBG 전력 반도체는 고속 스위칭 특성으로 스위칭 손실은 저감할 수 있지만, EMI와 Noise를 크게 발생시킬 수 있습니다.
그림 1. 기존의 게이트 드라이버 슬루율 조절
그러나, 일반적인 게이트 드라이버는 dv/dt 와 di/dt의 slew-rate를 각각 조절할 수 없기 때문에 그림 1과 같이 오버슈트와 스위칭 손실이 트레이드 오프 관계가 됩니다. 이를 해결하기 위해 dv/dt 와 di/dt의 slew-rate를 각각 조절할 수 있는 능동 게이트 드라이버가 연구되고 있습니다.
제안하는 능동 게이트 드라이버는 기존의 게이트 드라이버 동작 파형 대비, dv/dt와 di/dt의 Slew-Rate를 독립적으로 조절하여 오버슈트와 스위칭 손실을 개선할 수 있습니다.
그림 2와 같이 턴온에서 오버슈트가 지난 dvdt 구간을 부분적으로 가속하면 동일한 오버슈트에서 스위칭 손실을 저감시킬 수 있습니다. 또한 didt에서 부분적으로 감속하면 스위칭 손실이 늘어나지 않으면서 오버슈트를 저감시킬 수 있습니다.
그림 3과 같이 턴오프에서는 오버슈트를 지난 didt 구간을 부분적으로 가속하면 동일한 오버슈트에서 스위칭 손실을 저감시킬 수 있습니다. 또한 dvdt에서 부분적으로 감속하면 스위칭 손실이 늘어나지 않으면서 오버슈트를 저감시킬 수 있습니다.
그림 2. 제안하는 능동 게이트 드라이버의 턴온 시 스위칭 손실 저감과 오버슈트 제어 파형
그림 3. 제안하는 능동 게이트 드라이버의 턴오프 시 스위칭 손실 저감과 오버슈트 제어 파형
이러한 dv/dt 와 di/dt를 독립적으로 조절할 수 있는 능동 게이트 드라이버를 가지고 다양한 제어 전략을 가질 수 있습니다.
예를 들어, 손실 최소화 제어 전략은, 전체 과도구간에서 가속을 진행합니다. 이에 따라 그림 4와 같이 턴온은 기존 게이트 드라이버 대비 스위칭 손실 46.78% 개선시킬 수 있으며, 턴오프는 그림 5와 같이 기존 게이트 드라이버 대비 스위칭 손실 32.32% 개선시킬 수 있습니다.
그림 4. 손실 최소화 제어 전략 턴온 파형
그림 5. 손실 최소화 제어 전략 턴오프 파형
본 기술의 이용 및 활용에 대한 사항은 아래 "기술 문의"로 연락 바랍니다.
본 기술은 대한민국 특허법 및 국제 특허협력조약에 의해 권리를 보호 받으며, 독점적 권리는 한양대학교 전력전자연구실에 있습니다.
PRIVACY POLICY｜AGREEMENT ｜Recent Advances
HANYANG UNIV. 602. Engineering Center. 222. WANGSIMNI-RO, SEONGDONG-GU, SEOUL, 04763, KOREA
TEL : +82-2220-0341 FAX : +82-2220-0570